薄膜晶体管及其制备方法、阵列基板、显示装置的制造方法
【技术领域】
[0001]本发明涉及柔性显示技术领域，特别是涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
【背景技术】
[0002]随着显示技术的不断发展，开发出了可折叠或卷起的柔性显示装置。与传统的刚性显示装置(即制作在玻璃等不可弯曲的基材上的显示装置)相比，柔性显示装置具有诸多优势，如重量轻、体积小、携带更为方便、更高的耐冲击性以及更强的抗震性能等。
[0003]柔性显示装置目前面临的主要问题是，在弯曲时像素单元或周边驱动电路中的薄膜晶体管(Thin Film Transistor，简称TFT)容易发生金属线的断裂，导致TFT无法正常工作，使得相应的信号无法传输至像素电极或相应的电路结构内，以至于显示不良。
[0004]因此，如何使TFT的金属线在弯曲状态下不易发生断裂是目前亟待解决的技术问题。
【发明内容】
[0005]基于此，有必要针对金属线在弯曲状态下易发生断裂问题，提供一种在弯曲状态下不易发生金属线断裂的薄膜晶体管。
[0006]—种薄膜晶体管，其包括基底、依次位于所述基底之上的半导体层、栅绝缘层、栅极、旋涂层以及源漏极；
[0007]所述薄膜晶体管设有贯通所述旋涂层和所述栅绝缘层的过孔;所述源漏极通过所述过孔与所述半导体层相接触；
[0008]所述旋涂层为电绝缘层。
[0009]上述薄膜晶体管通过设置旋涂层，由于旋涂层的上表面平坦，即旋涂层的上表面位于同一平面内，消除旋涂层之下各层的不平坦因素，使源漏极位于旋涂层之上的部分平坦，也就是源漏极的极部平坦，从而避免了源漏极高低起伏的问题，可以避免源漏极金属线断线。
[00?0]在其中一个实施例中，所述旋涂层的上表面的粗糙度小于等于10nm。
[0011 ]在其中一个实施例中，所述栅绝缘层上设有沟槽，所述栅极位于所述沟槽内。
[0012]在其中一个实施例中，所述栅极到所述半导体层的距离为10-300nm。
[0013]在其中一个实施例中，所述栅极的厚度小于所述沟槽的深度。
[0014]在其中一个实施例中，所述旋涂层的材质为二氧化硅、氮化硅或氮氧化硅。
[0015]本发明还提供了一种薄膜晶体管的制备方法，其包括如下步骤:
[0016]在基底上形成半导体层；
[0017]在半导体层上形成栅绝缘层；
[0018]在栅绝缘层上形成栅极；
[0019]在栅极上旋涂旋涂液，形成旋涂层；
[0020]在旋涂层上形成源漏极。
[0021]上述薄膜晶体管的制备方法，通过旋涂旋涂液形成旋涂层，消除旋涂层之下各层的不平坦因素，使源漏极的极部平坦，从而避免了源漏极的极部高低起伏的问题，可以避免源漏极金属线断线。
[0022]在其中一个实施例中，所述制备方法还包括，在栅绝缘层上形成栅极之前，在栅绝缘层上形成可用于填充栅极的沟槽。
[0023]本发明还提供了一种阵列基板，其包括本发明所提供的薄膜晶体管。
[0024]本发明还提供了一种显示装置，其包括本发明所提供的阵列基板。
【附图说明】
[0025]图1为实施例1的薄膜晶体管的截面示意图。
[0026]图2为实施例2的薄膜晶体管的截面示意图。
【具体实施方式】
[0027]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0028]参见图1，图1为实施例1的薄膜晶体管的截面示意图。薄膜晶体管包括基底100、依次位于基底100之上的半导体层300、栅绝缘层400、栅极500、旋涂层600以及源漏极700。
[0029]在本实施例中，基底100为柔性衬底。
[0030]在本实施例中，在基底100和半导体层300之间还设有缓冲层200。即缓冲层200位于基底100之上，半导体层300位于缓冲层200之上。缓冲层200的作用是保护半导体层300，避免其它杂质扩散到半导体层300内。缓冲层200的材料选自二氧化硅、氮化硅。当然，在某些情况下，也可以不设置缓冲层200。
[0031 ]其中，半导体层300为图形层，半导体层300并不完全覆盖基底100或缓冲层200，而是在基底100或缓冲层200的部分区域上覆盖半导体层300，还有部分区域未覆盖。
[0032]半导体层300具有与栅极500对应的沟道区，以及与源漏极700对应的源漏区。源漏区位于沟道区的两侧。具体地，沟道区位于栅极500正下方区域，源漏区与源漏极700相接触。
[0033]半导体层300的材料一般选自多晶硅、非晶硅、或氧化铟镓锌IGZ0。当然，并不限于上述材料。更优选地，半导体层300的材料为低温多晶娃(Low Temperature Poly-Si I icon，简称LTPS)，低温多晶硅具有较高载流子迀移率，一般大于100cm2/V.s，这样薄膜晶体管整体具有更优的电性能。半导体层300的厚度为10-100nm。
[0034]其中，栅绝缘层400的作用是将栅极500和半导体层300之间隔开。栅绝缘层400的材料选自二氧化硅、氮化硅、或氮氧化硅。栅绝缘层400—般的厚度为10-300nm。
[0035]其中，栅极500也并不完全覆盖栅绝缘层400，也就是说，栅绝缘层400的部分区域被栅极500覆盖，部分区域未被栅极500覆盖。栅极500覆盖在对应半导体层300的沟道区的部分。栅极500—般米用金属络、络的合金、金属钛、金属钼、金属招或招合金制作而成。优选地，栅极500采用金属钛、金属钼或铝钼合金制成。
[0036]其中，旋涂层600的作用是，在栅极500和源漏极700之间形成绝缘隔绝。旋涂层600为电绝缘层。旋涂层600的材料选自二氧化硅、氮化硅、氮氧化硅或聚酰亚胺P1、聚对苯二甲酸乙二醇酯PET等有机绝缘材料。旋涂层600的材料可以与栅绝缘层400的材料相同，也可以不相同。在本实施例中，旋涂层600的材料与栅绝缘层400的材料不相同。
[0037]优选地，旋涂层600的上表面的粗糙度小于等于10nm。也就是说，旋涂层600靠近源漏极700的一侧的表面的表面粗糙度小于等于I Onm。
[0038]源漏极700也并不完全覆盖旋涂层600，旋涂层600的上表面的部分区域被源漏极700覆盖，部分区域未被源漏极700覆盖。具体地，源漏极700覆盖在对应半导体层400的源漏区的部分。
[0039]源漏极700直接与半导体层300接触。薄膜晶体管设有贯通旋涂层600和栅绝缘层400的过孔;源漏极700通过过孔与半导体层300相接触。
[0040]具体地，源漏极700的截面大致呈T型，其包括位于旋涂层600之上的极部以及连接极部和半导体层300的连接部。连接部位于过孔内，也即源漏极700的连接部穿过过孔与半导体层的源漏区相接触。
[0041]源漏极700—般采用金属铬、铬的合金、金属钛、铝或铝合金