牲间隔件35A可以位于第一插塞25与第二插塞49之间，并且可以垂直延伸而位于位线28A与第二插塞49之间。
[0107]如图4H所示，单元牺牲间隔件35A被去除。因此，单元牺牲间隔件35A被从中去除的空间保留为第二空气间隙50。为了去除单元牺牲间隔件35A，可以应用湿法刻蚀。例如，可以使用能够选择性去除氮化钛的化学制品。可以利用硫酸(H2SO4)和过氧化氢(H2O2)的混合物来去除氮化钛。由于氮化钛是导电层，因此应当完全去除单元牺牲间隔件35A。为了这个目的，有必要控制工艺时间使得化学制品可以充分地流入围绕第一插塞25。由于第一间隔件34A和第二间隔件36A关于化学制品具有刻蚀选择性，因此在去除单位牺牲间隔件35A的同时，位线38A、第一插塞25和第二插塞49可以得到保护。
[0108]第二空气间隙50还可以被称为完全空气间隙。S卩，第二空气间隙50可以形成在位线28A与第二插塞49之间以及同时可以形成在第一插塞25与第二插塞49之间。第二空气间隙50包括线形空气间隙50L和插塞型空气间隙50P。线形空气间隙50L平行于位线28A延伸。在第一插塞25的侧壁上形成插塞型空气间隙50P。线形空气间隙50L和插塞型空气间隙50P彼此耦合。插塞型空气间隙50P独立地形成在第一插塞25的两个侧壁上。
[0109]如上所述，包括线形空气间隙50L和插塞型空气间隙50P的第二空气间隙50形成。包括第一间隔件34A、线形空气间隙50L、第二间隔件36A和第三间隔件42A的位线空气间隔件(BAS)形成在位线结构的侧壁上。包括第一间隔件34A、插塞型空气间隙50P和第二间隔件36A的空气插塞(AP)形成在第一插塞25的侧壁上。由于第一间隔件34A、第二间隔件36A和第三间隔件42A包括氮化硅，因此位线空气间隔件具有“氮-空气-氮-氮(NANN) ”结构。由于第一间隔件34A和第二间隔件36A包括氮化硅，因此空气插塞具有“氮-空气-氮(NAN)”结构。插塞型空气间隙50P的底部是封闭的而未暴露在外部。因此，保护插塞型空气间隙50P和第二插塞49被防止短路。线形空气间隙50L的顶部暴露于外部。
[0110]如图41所示，第二遮盖层51形成。第二遮盖层51填充第二空气间隙50的顶部。第二遮盖层51可以包括氧化硅、氮化硅或它们的组合。第二遮盖层51的底部可以延伸至致使第二空气间隙50保留在位线28A与第二插塞49之间的高度水平。为了形成第二遮盖层51，在整个表面沉积氮化硅来填充第二空气间隙50的顶部之后，可以执行回刻蚀。虽然未显示，但是形成第二遮盖层51的同时，也可以在第二插塞49上的第三间隔件42A的侧壁上形成遮盖层。为了选择性地仅填充第二空气间隙50的顶部，可以通过阶梯覆盖弱的方法来沉积氮化硅。例如，可以通过等离子体增强化学气相沉积(PECVD)来沉积氮化硅。由于第二空气间隙50的线宽充分地窄，因此氮化硅不沉积在第二空气间隙50的底部。
[0111]在另一实施例中，可以使用以下步骤来形成第二遮盖层51。首先，通过氧化工艺形成氧化硅来覆盖第二插塞49的顶表面和顶拐角之后，共形地形成第一氮化硅。接下来，通过回刻蚀第一氮化硅和氧化硅可以暴露第二插塞49的顶表面。然后，形成第二氮化硅之后执行回刻蚀。第二遮盖层51可以具有氧化硅、第一氮化硅和第二氮化硅的三层结构。为了使第二插塞49顶表面的暴露面积最大化，可以控制第二遮盖层51的厚度。可以去除第八掩模图案47。
[0112]如图4J所示，可以在外围电路区120中形成接触孔52。为了形成接触孔52，可以形成接触掩模图案(未显示)。接触掩模图案可以覆盖存储单元区110。利用接触掩模图案作为刻蚀掩模来刻蚀第二层间电介质层43、遮盖加固层42和第一遮盖层40。暴露第二源极/漏极区40表面的接触孔52可以被形成。
[0113]如图4K所示，在第二插塞49上形成欧姆接触层53A。欧姆接触层53A可以包括金属硅化物。为了形成欧姆接触层53A，执行可硅化金属层的沉积和退火。硅化发生在可硅化金属层与第二插塞49彼此接触的交界面，金属硅化物层形成。欧姆接触层53A可以包括硅化钴。在实施例中，欧姆接触层53A可以包括“CoSi2相”的硅化钴。当“CoSi 2相”的硅化钴形成为欧姆接触层53A时，接触电阻可以得到改善并且低电阻的硅化钴可以形成。
[0114]欧姆接触层53B可以同时形成在外围电路区120中。例如，可以在第二源极/漏极区40的表面上形成欧姆接触层53B。欧姆接触层53B可以包括“CoSi2相”的硅化钴。
[0115]在欧姆接触层53A上形成第三插塞54A。第三插塞54A形成在欧姆接触层53A上并且填充第二开口 48的剩余部分。第三插塞54A可以包括含金属层。第三插塞54A可以包括含钨金属。第三插塞54可以包括钨层或钨复合物。例如，在欧姆接触层53A上沉积钨层来填充第二开口 48的剩余部分之后，刻蚀钨层。第三插塞54A可以被形成。第三插塞54A可以具有与位线结构部分重叠的延伸部分54。因此，可以确保关于将后续形成的存储元件的重叠裕度。
[0116]由于形成第三插塞54A的刻蚀工艺包括过刻蚀，因此可以以与第三插塞54A的边缘自对准的方式来部分地刻蚀第一间隔件34A、第二间隔件36A、第二遮盖层51和位线硬掩模29A。控制第二遮盖层51的刻蚀使得不暴露第二空气间隙50。
[0117]形成第三插塞54A的同时，可以在外围电路区120中形成金属接触插塞54C和金属线54B。金属接触插塞54C可以填充接触孔52。金属线54B的顶表面可以位于与第三插塞54A相同的高度水平。可以集成金属线54B和金属接触插塞54C来形成单个本体。金属线54B可以通过金属接触插塞54C耦合至第二源极/漏极区40。在另一实施例中，首先形成金属接触插塞54C之后，可以形成金属线54B和第三插塞54A。接下来，虽然未显示，但是存储单元可以形成在第三插塞54A上(见图2A)。
[0118]根据上述实施例，通过在第二插塞49与位线28A之间形成线形空气间隙50L，可以降低位线28A与第二插塞49之间的寄生电容。同样，通过在第一插塞25与第二插塞49之间形成插塞型空气间隙50P，可以降低第一插塞25与第二插塞49之间的寄生电容。而且，通过在平面栅电极28B的侧壁上形成第一空气间隙39，可以降低平面栅电极28B与金属接触插塞54C之间的寄生电容。
[0119]进一步，可以由第一遮盖层40和遮盖加固层42来保护第一空气间隙39。例如，即使过刻蚀发生在用于形成金属线54B的刻蚀工艺中，第一空气间隙39也不被暴露，并且被第一遮盖层40和遮盖加固层42来保护。当第一空气间隙39被第一遮盖层40和遮盖加固层42遮盖时，可以可靠地保护第一空气间隙39。当第一空气间隙39被第一遮盖层40单独地遮盖时，第一空气间隙39不可以被可靠地保护。结果，存储单元的感测裕度(sensingmargin)可以得到改善，并且外围晶体管的操作速度可以被提高。
[0120]图5是示出根据另一实施例的半导体器件的剖视图。参照图5，位线空气间隔件可以具有部分空气间隙结构。所述部分空气间隙结构包括线形空气间隙50L。位线空气间隔件不具有插塞型空气间隙。为了形成部分空气间隙结构，单元牺牲间隔件35A可以不被完全去除。反而，单元牺牲间隔件35A可以部分地保留在间隙31中。例如，填充间隔件35C可以保留在第一插塞25与第二插塞49之间。
[0121]根据上述实施例的半导体器件可以应用于DRAM (动态随机存储存储器)、SRAM (静态随机存储存储器)、闪存存储器、FeRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、PRAM (相变随机存储存储器)等。
[0122]从以上描述很显然的是，根据实施例，由于空气间隙形成在位线接触插塞与储存节点接触插塞之间以及位线与储存节点接触插塞之间，可以降低寄生电容。
[0123]同样，根据实施例，由于栅极空气间隔件形成在平面栅电极的侧壁上，因此可以降低平面栅电极与金属接触插塞之间的寄生电容。进一步，由于遮盖层和遮盖加固层形成在栅极空气间隔件上，因此可以可靠地保护栅极空气间隔件免受后续工艺之害。
[0124]结果，根据实施例，通过在存储单元区和外围电路区中同时形成空气间隙，半导体器件的操作速度可以得到改善。
【主权项】
1.一种制造半导体器件的方法，包括: 准备衬底，其包括存储单元区和外围电路区； 在存储单元区的衬底中形成掩埋字线； 在外围电路区的衬底之上形成平面栅结构； 在存储单元区的衬底之上形成位线结构； 在平面栅结构的侧壁之上形成第一空气间隔件；以及 在位线结构的侧壁之上形成第二空气间隔件。2.根据权利要求1所述的方法，其中形成第一空气间隔件包括: 在平面栅结构的侧壁之上形成栅极间隔件结构，所述栅极间隔件结构包括层叠的第一栅极间隔件、外围牺牲间隔件和第二栅极间隔件；以及选择性地去除外围牺牲间隔件来形成第一空气间隙， 其中，第一空气间隔件包括层叠的第一栅极间隔件、第一空气间隙和第二栅极间隔件。3.根据权利要求2所述的方法，还包括: 形成遮盖第一空气间隙的第一遮盖层；以及 在第一遮盖层之上形成遮盖加固层。4.根据权利要求3所述的方法，其中外围牺牲间隔件包括氮化钛，以及 其中，第一栅极间隔件、第二栅极间隔件、第一遮盖层和遮盖加固层中的每个包括氮化娃。5.根据权利要求1所述的方法，其中形成第二空气间隔件包括: 在位线结构的侧壁之上形成位线间隔件结构，所述位线间隔件结构包括层叠的第一间隔件、单元牺牲间隔件、第二间隔件和第三间隔件；以及 选择性地去除单元牺牲间隔件来形成第二空气间隙，第二空气间隙平行于位线结构的侧壁而延伸， 其中，第二空气间隔件包括层叠的第一间隔件、第二空气间隙、第二间隔件和第三间隔件。6.根据权利要求5所述的方法，还包括: 形成遮盖第二空气间隙的第二遮盖层。7.根据权利要求6所述的方法，其中单元牺牲间隔件包括氮化钛，以及 其中，第一间隔件、第二间隔件、第三间隔件和第二遮盖层中的每个包括氮化硅。8.根据权利要求1所述的方法， 其中，形成平面栅结构和形成位线结构是通过利用单个掩模的刻蚀工艺来同时执行的， 其中，平面栅结构包括平面栅电极， 其中，位线结构包括位线，以及 其中，平面栅结构的平面栅电极和位线结构的位线包括相同的导电材料。9.根据权利要求1所述的方法，其中形成平面栅结构和形成位线结构包括: 在存储单元区和外围电路区的衬底之上形成第一层间电介质层； 在存储单元区中形成穿过第一层间电介质层的位线接触孔； 在位线接触孔中形成插塞图案； 从外围电路区去除第一层间电介质层； 在外围电路区的衬底之上形成栅极电介质层； 在外围电路区的栅极电介质层之上以及存储单元区的插塞图案和第一层间电介质层之上形成导电层； 刻蚀外围电路区中的导电层来形成平面栅电极； 刻蚀存储单元区中的导电层来形成位线；以及 刻蚀插塞图案来形成接触位线的第一插塞，其中第一插塞具有与位线基本上相同的线宽。10.根据权利要求9所述的方法，其中第二空气间隔件包括: 线形空气间隙，平行于位线的侧壁而延伸，以及 插塞型空气间隙，从线形空气间隙延伸至第一插塞的侧壁之上。
【专利摘要】一种制造半导体器件的方法，包括：准备衬底，其包括存储单元区和外围电路区；在存储单元区的衬底中形成掩埋字线；在外围电路区的衬底之上形成平面栅结构；在存储单元区的衬底之上形成位线结构；在平面栅结构的侧壁之上形成第一空气间隔件；以及在位线结构的侧壁之上形成第二空气间隔件。
【IPC分类】H01L21/764
【公开号】CN105719998
【申请号】CN201510568494
【发明人】权世汉, 赵日熙, 朴大植, 李和澈
【申请人】爱思开海力士有限公司
【公开日】2016年6月29日
【申请日】2015年9月9日
【公告号】US9379004, US20160181143