用于高电压应用的具有含多场弛豫沟槽的终端结构的沟槽mos器件的制作方法
【专利摘要】本发明公开了一种用于半导体器件的终端结构，所述终端结构包括具有有源区和终端区的半导体衬底。两个或更多个沟槽单元位于所述终端区中并从所述有源区的边界朝所述半导体衬底的边缘延伸。终端沟槽在所述终端区中所述沟槽单元的远离所述有源区的一侧上形成。导电间隔物位于与所述终端沟槽的最接近所述沟槽单元的侧壁相邻的位置。第一氧化物层在所述终端沟槽中形成并接触所述导电间隔物的侧壁。第一导电层在所述半导体衬底的背表面上形成。第二导电层在所述有源区和所述终端区顶部形成。
【专利说明】
用于高电压应用的具有含多场弛豫沟槽的终端结构的沟槽 MOS器件
技术领域
[0001] 本发明整体涉及半导体器件，更具体地讲，涉及用于沟槽M0S器件的终端结构。
【背景技术】
[0002] 传统上，肖特基二极管包括重掺杂的半导体衬底，典型地，该衬底由单晶硅制成。 第二层覆盖衬底。第二层被称为漂移区，较不重地掺杂有具有与衬底相同导电类型的载流 子的杂质。金属层或金属硅化物层形成具有轻掺杂的漂移区的肖特基接触，并形成二极管 阳极。
[0003] 当形成单极部件诸如肖特基二极管时，会出现两个相对立的约束。具体地讲，该部 件应在具有高击穿电压的同时呈现出尽可能最低的导通态电阻(Ron)。使导通态电阻最小 化，促使最大限度地减小较少掺杂层的厚度并且最大限度地提高了该层的掺杂。相反，为了 获得高的反向击穿电压，必须使较少掺杂层的掺杂最小化并且必须使其厚度最大化，同时 避免形成等势面强烈弯曲的区域。
[0004] 已经提供了各种解决方案来调和这些相对立的约束，这导致了沟槽M0S电容肖特 基二极管结构的发展，这种二极管结构被称为沟槽M0S势皇肖特基(TMBS)二极管。在这种器 件的一个例子中，沟槽区在厚漂移层的上部中形成，该厚漂移层比下层衬底较不重地掺杂 有与相同导电类型的杂质。沟槽区填充有M0S结构。蒸镀阳极金属层以覆盖整个表面并形成 具有下层漂移区的肖特基接触。
[0005] 当反向偏置时，绝缘导电区使电荷的横向耗尽进入漂移区，这改变了该层中等势 面的分布。这使得能够增加漂移区掺杂，并因此降低了导通态电阻而不会对反向击穿电压 造成不利影响。
[0006] 要实现高电压肖特基整流器，一个关键问题是其终端区的设计。与任何电压设计 一样，终端区由于不存在自身多单元保护和曲率效应而易于形成较高电场。因此，击穿电压 通常从其理想值急剧地降低。为了避免这种降低，应将终端区设计成减少在器件边缘处(有 源区附近)的电场聚集。减少电场聚集的常规方法包括提供终端结构，该终端结构具有硅局 部氧化(L0C0S)区、场板、保护环、沟槽及其各种组合。美国专利No.6,396,090中示出了包括 这种终端区的肖特基二极管的一个例子。
[0007] 图1示出了美国专利申请No. 12/724，771中所示类型的TMBS肖特基二极管的有源 区和终端区的简化剖视图。有源区包括重掺杂有第一导电类型（如n+型）的掺杂剂的半导体 衬底100B。第一层100A在衬底100B上形成，并且较多地轻掺杂有第一导电类型（如η-型）的 掺杂剂。沟槽11〇(仅示出了其中的一个)在第一层100Α中形成。沟槽110衬接绝缘层125,并 填充有导电材料140诸如掺杂的多晶硅。金属层165在导电材料140和第一层100Α的暴露表 面上方形成，从而在金属层165和第一层100Α之间的界面处形成肖特基接触160。阴极电极 (未示出）位于半导体衬底100Β的背面上。
[0008] 图1所示的TMBS二极管的终端区包括从有源区的边界112朝半导体衬底100Β的边 缘延伸的终端沟槽120 JOS栅极122在与有源区的边界112相邻的终端区的侧壁上形成。MOS 栅极包括绝缘材料128和导电间隔物122。绝缘材料128衬接导电间隔物122所在的侧壁和第 一层100A的与侧壁相邻的部分。导电间隔物122覆盖绝缘材料128。终端氧化物层150在终端 沟槽120中形成并从导电间隔物122朝器件的边缘延伸。位于有源区中的金属层165延伸进 入终端区并覆盖导电间隔物122和终端氧化物层150的一部分，从而限定场板。
[0009] 遗憾的是，对于高电压应用，终端区的这些常规设计成效甚微，这是因为在终端区 表面处的电场分布仍然很不理想。由于漂移区的长度有限，所以电场由于不对称而在有源 区的端部迅速增大。因此，在器件的击穿中，边缘击穿占主导地位。
[0010] 图1所示的常规器件已被驱动到200V，但这时其性能已经由于终端区表面处的过 早击穿而降低。因此，本设计的可靠性在很大程度上取决于场板165在终端区中的端部位 置。通常，在形成场板165时所使用的金属湿法蚀刻工艺只能被控制在约±6μπι的精度内，而 这种波动会显著影响器件的反向阻断电压。例如，短场板将会增大最近有源单元角落附近 的电场，导致过早击穿。另一方面，延伸到远端隔离件附近位置的较长场板也可降低击穿电 压，同时也在其细长金属端引起机械应力。
[0011]
[0012]表1:常规TMBS终端的击穿电压与金属场板长度
[0013] 表1示出了击穿电压随着金属场板长度的变化而发生的变化。通过模拟针对具有 20μπι终端沟槽的高击穿电压TMBS器件所设计的漂移层，获得了这些数据。应该指出的是，漂 移区的具有相同参数的单位单元的击穿电压为375V，并且如表所示，用常规的终端设计可 获得的最高击穿电压是理想值的74%。
【发明内容】
[0014] 本发明公开了一种用于半导体器件的终端结构。该终端结构包括具有有源区和终 端区的半导体衬底。两个或更多个沟槽单元位于终端区中并从有源区的边界朝半导体衬底 的边缘延伸。终端沟槽在终端区中沟槽单元的远离有源区的一侧上形成。导电间隔物位于 与终端沟槽的最接近沟槽单元的侧壁相邻的位置。第一氧化物层在终端沟槽中形成并接触 导电间隔物的侧壁。第一导电层在半导体衬底的背表面上形成。第二导电层在有源区和终 端区顶部形成。
[0015] 本发明还公开了一种形成半导体器件的方法。根据该方法，形成至少一个位于半 导体衬底的有源区中的沟槽M0S器件。形成两个或更多个沟槽单元，它们位于与半导体衬底 的有源区相邻的半导体衬底的终端区中。沟槽单元从有源区和终端区之间的边界朝半导体 衬底的边缘延伸。在半导体衬底终端区中沟槽单元的远离有源区的一侧上形成终端沟槽。 形成导电间隔物，它位于与终端沟槽的最接近沟槽单元的侧壁相邻的位置。在终端沟槽中 形成接触导电间隔物的侧壁的第一氧化物层。在半导体衬底的背表面上形成第一导电层。 第二导电层位于有源区顶部。在终端区中形成场板。
【附图说明】
[0016] 图1是常规TMBS二极管或整流器的简化局部视图。
[0017] 图2示出了根据本发明所构造的TMBS二极管的一个例子的有源区和终端区的剖视 图。
[0018] 图3示出了对于长度为12微米的场板，在图1所示的常规器件和图2所示的器件的 终端区下的各个位置处的电场。
[0019] 图4示出了对于长度为5微米的场板，在图1所示的常规器件和图2所示的器件的终 端区下的各个位置处的电场。
[0020] 图5至图8示出了可用于制造图2所示器件的工序的一个例子。
【具体实施方式】
[0021] 如下详述，提供了一种能够减轻上述问题的终端结构。该结构包括两个或更多个 沟槽单元以及延伸超过终端沟槽的终端沟槽。终端结构的沟槽充当场弛豫环以增大器件的 击穿电压。伸长的金属场板覆盖沟槽单元和终端沟槽两者。这种终端结构可延长电场分布 的边界，而额外的沟槽单元可进一步降低由于场板长度的变化所导致的对电场分布的影 响。将提供模拟结果，示出终端结构对击穿电压的影响。
[0022] 图2示出了根据本发明的一个例子所构造的TMBS肖特基二极管的有源区和终端区 的剖视图。有源区包括重掺杂有第一导电类型（如n+型）的掺杂剂的半导体衬底110B。第一 层100A在衬底100B上形成，并且较多地轻掺杂有第一导电类型（如η-型）的掺杂剂。沟槽110 (仅示出了其中的一个)在第一层100Α中形成。沟槽110衬接绝缘层125,并填充有导电材料 113,诸如多晶硅或金属(诸如Α1)。金属层165在导电材料113和第一层100Α的暴露表面上方 形成，从而在金属层165和第一层100Α之间的界面处形成肖特基接触160。阴极电极170位于 半导体衬底100Β的背面上。
[0023]图2所示的TMBS肖特基二极管的终端结构在本文中被称为多场弛豫沟槽(MFRT)结 构，它包括一个或多个沟槽单元111，这些沟槽单元111始于有源区的边界112处并朝半导体 衬底100B的边缘延伸。在这个例子中，示出了三个这样的沟槽单元111。在沟槽单元111远 处，更靠近衬底100B的位置，是终端沟槽120,它也是终端区的一部分。
[0024]沟槽单元111和终端沟槽120衬接绝缘层126，并填充有导电材料141，诸如掺杂的 多晶硅或金属(诸如铝）。导电间隔物122在终端沟槽120的最接近沟槽单元111的侧壁上形 成。绝缘材料126衬接导电间隔物122所在的侧壁和第一层100A的与侧壁相邻的部分。
[0025]终端氧化物层150在终端沟槽120中的绝缘材料126上形成。终端氧化物层150从导 电间隔物122朝器件的边缘并在终端沟槽120的远端侧壁118上方延伸。终端氧化物层150还 覆盖第一层100A的位于沟槽单元111之间以及在沟槽单元111和终端沟槽120之间的表面。 位于有源区中的金属层165延伸进入终端区并覆盖沟槽单元111以及氧化物层150的位于其 间的一部分。金属层165延伸进入终端沟槽120,覆盖导电间隔物122以及氧化物层165的位 于终端沟槽120中的一部分。金属层165用作场板，可在到达终端沟槽120的远端侧壁118之 前终止。
[0026]图3示出了在图1所示的常规器件和图2所示的器件的终端区下的各个位置处的电 场。在这两种情况下，场板的长度为12微米，反向偏压为200V。通过计算机模拟确定了电场。 图3中标出了五个点，每个点表示一个不同的位置，具体如下：
[0027] 点1表示如图1所示的常规TMBS器件的聚合物间隔物下的最大电场。
[0028] 点2表示如图1所示的常规TMBS器件的场板终端下的最大电场。
[0029]点a表示如图2所示的具有MFRT终端结构的TMBS器件的沟槽单元下的最大电场。 [0030]点b表示如图2所示的具有MFRT终端结构的TMBS器件的导电间隔物下的最大电场。 [0031]点3表示如图2所示的具有MFRT终端结构的TMPS器件的场板终端下的最大电场。
[0032] 类似于图3,图4示出了在图1所示的常规器件和图2所示的器件的终端结构下的各 个位置处的电场。然而，在此例子中，场板的长度为5微米。
[0033] 图3和图4所示的结果表明，常规器件和图2所示的器件之间的主要区别是导电间 隔物下的电场值和场板终端下的电场值。常规TMBS器件下的最大电场在导电间隔物下出 现，特别是在场板的长度为5微米时。另一方面，在场板的长度为5微米时，图2所示的TMBS器 件下的最大电场在沟槽单元的底部下出现。虽然在常规器件和图2所示的器件两者中的最 大电场高达4 Xal05V/cm，但是在后一种TMBS器件中，由于在位于沟槽单元之间的台面上缺 少导电通路，所以终端区不会影响器件的击穿电压。
[0034]当场板的长度为12微米时，图2所示的器件可使击穿电压从212V增大到226V。当场 板的长度为5微米时，图2所示的器件仍然可使击穿电压保持为约225V，但是在常规器件中， 击穿电压减小到170V。
[0035] 图2所示的结构的一个重要优点是，它的制造不需要除了用于制造图1所示的常规 TMBS器件的工序之外的任何额外工序。相比于传统的边缘终端技术，无需额外控制扩散工 艺或复杂的多场板设置。举例来说，可将用于保护环的沟槽与有源区中的沟槽同时形成。此 外，可将绝缘层125和126彼此同时形成，并可将导电材料140和141彼此同时沉积。
[0036] 将结合图5至图8来描述可用于形成图2所示的TMBS二极管的方法的一个例子。在 这个例子中，肖特基二极管及其终端结构同时形成，但情况并非总是如此。
[0037] 图5是半导体衬底200的剖视图，该半导体衬底200包括第一层200A和基部衬底 200B，其中第一层200A具有第一导电类型（如η-型）的掺杂剂，基部衬底200B较重地掺杂有 第一导电类型（如η+型）的掺杂剂。通过化学气相沉积(CVD)在第一衬底200Α上形成氧化物 层201，例如厚度为约2000埃至10，000埃。接着，将光致抗蚀剂(未示出）涂覆在氧化物层201 上，以在有源区中限定一个或多个有源区沟槽210,在终端区中限定多个沟槽单元211，还在 终端区中限定终端沟槽220。虽然在这个例子中示出了三个沟槽单元211，但是本领域技术 人员将认识到，可使用相同的工艺来形成具有任意数目的沟槽单元的器件。沟槽单元211彼 此被台面215间隔开，并且沟槽单元211与终端沟槽220被台面216分隔开。此外，台面214将 有源单元彼此210彼此分隔开，并使彼此相邻的沟槽单元211和有源单元210分隔开。在一个 例子中，各有源区沟槽210的宽度为约0.2微米至2.0微米。在一个例子中，终端沟槽220具有 12μι的宽度，保护环沟槽具有0.5μπι的宽度。
[0038]参见图6,在移除氧化物层201之后，进行高温氧化处理以形成栅极氧化物层225和 终端氧化物层226。在有源沟槽210、沟槽单元211和终端沟槽220的侧壁和底部上形成氧化 物层225和226，在一些例子中，这些氧化物层具有约150埃和3000埃之间的厚度。可在单个 工艺中同时形成与所有各个沟槽衬接的氧化物层225和226。在氧化工艺之外，可由高温沉 积形成氧化物层225和226，从而形成HTO (高温氧化物沉积)层。
[0039] 接着，同样参见图6,通过例如CVD法在氧化物225和226上形成第一导电层240,并 且该第一导电层240填充有源沟槽210、终端沟槽220、沟槽单元211以及台面214、215和216。 第一导电层240具有一定的厚度，使得其在台面215和216上方延伸。第一导电层240可以是 任何合适的材料，诸如金属、掺杂的多晶硅或掺杂的非晶硅。第一导电层240可具有约0.5微 米至3.0微米的厚度。为了防止在沟槽210的内部形成空隙，第一导电层240可以是通过 LPCVD(低压CVD)工艺形成的具有良好阶梯覆盖的多晶硅。然而，在一些情况下，非晶硅能够 比多晶硅更好地消除空隙。为了使非晶硅导电，可采用重结晶工艺。
[0040]现在参见图7,进行各向异性蚀刻，以移除过量的第一导电层240。在此蚀刻工艺 中，从终端沟槽220移除除了导电间隔物242以外的导电材料，该导电间隔物242形成于终端 氧化物层226上，衬接终端沟槽220的最接近沟槽单元211的侧壁。在一些例子中，导电间隔 物242的宽度(沿所示的剖视图）约等于终端沟槽220的高度。
[0041 ]接着，使用蚀刻工艺在终端区中形成介电层250。介电层250可以是例如TE0S层，诸 如LPTE0S或PETE0S层或者03-TE0S或ΗΤ0层。在一些例子中，介电层250的厚度可以在约0.2 微米至1.0微米之间。介电层250覆盖沟槽单元211的最接近有源区的部分，以及第一层210Α 的在沟槽单元211之间的部分(即台面215)和在终端沟槽120和沟槽单元211之间的部分(即 台面216)。介电层250还覆盖终端沟槽220并接触导电间隔物242的侧壁。然而，导电间隔物 242的最上表面230保持暴露。
[0042] 接着，在图8中，进行溅射或其他合适的工艺，在整个结构上方沉积第二导电层 165,以便在台面114上形成肖特基接触区260。第二导电层165可由能够与下面的第一层 100Α形成肖特基二极管的任何材料形成。例如，第二导电层165可以是金属硅化物层。最后， 在衬底100Β的背面上沉积阴极电极170。
[0043] ^lj
[0044] 举例说明的方式，将为本发明的包括四个沟槽单元的一个具体实施例指定各 种结构尺寸和参数。在该实施例中，终端沟槽120具有范围从10微米至50微米的宽度，并且 其深度可与有源区中的沟槽110的深度相同或不同。取决于具体的设计和所需的器件特性 (如耐压、速度、漏电流），终端沟槽120的深度可在0.5微米至10微米的范围内。位于终端沟 槽120中的介电层150可以是二氧化硅层，该二氧化硅层具有在约1500埃至15,000埃之间的 厚度，具体取决于所需的阻断电压和材料的组成。
[0045] 沟槽单元可具有在0.2微米和2.0微米之间的宽度，以及在0.5微米和10微米之间 的深度。沟槽单元的宽度和深度可以彼此相同或不同。在终端沟槽120中，由导电层165延伸 进入终端区所限定的场板可具有在约5微米和50微米之间的长度。
[0046]本文所述的MFRT终端结构提供了许多益处。例如，通过使终端结构下的电场重新 分布，导电间隔物将不是影响器件的击穿电压的关键点。因此，终端结构的击穿电压维持能 力将与有源区的击穿电压维持能力相近。此外，如果在可用于形成场板的湿法金属蚀刻工 艺期间存在任何控制问题，则导电间隔物下的电场和场板远端下的电场仍然可以维持在可 接受的水平并且不会影响击穿电压。
[0047]应该指出的是，可将本文所述的MFRT终端结构与除了 TMBS二极管之外的器件结合 使用，本文通过仅举例说明的方式介绍了 TMBS二极管。例如，可将终端结构应用于任何功率 晶体管，诸如双倍扩散的金属氧化物半导体场效应晶体管(DMOSFET)、绝缘栅双极型晶体管 (IGBT)以及其他沟槽M0S器件。
[0048]应当理解，为了便于说明，本文中使用了空间相对术语诸如"顶部"、"底部"、"上 方"、"上"、"之下"、"下方"、"下"等来描述如在附图中所示的一个要素或特征与另一要素或 特征之间的关系。应当理解，空间相对术语旨在包括除了附图中所描绘的取向外，还包括器 件在使用或操作时的不同取向。例如，如果将附图中的器件翻转，则被描述为在其他要素或 特征的"下方"或"之下"的要素将被取向为在所述其他要素或特征的"上方"。因此，示例性 术语"上方"可涵盖上方和下方这两种取向。
[0049]虽然本文明确示出并描述了各种实施例，但应当理解在不脱离本发明的精神和预 期范围的情况下，本发明的修改形式和变型形式被上面的教导内容所涵盖并且在所附权利 要求书的范围内。
【主权项】
1. 一种用于半导体器件的终端结构，所述终端结构包括： 具有有源区和终端区的半导体衬底； 位于所述终端区中并从所述有源区的边界朝所述半导体衬底的边缘延伸的多个沟槽 单元； 在所述终端区中所述多个沟槽单元的远离所述有源区的一侧上形成的终端沟槽； 位于与所述终端沟槽的最接近所述多个沟槽单元的侧壁相邻的位置的导电间隔物； 在所述终端沟槽中形成并接触所述导电间隔物的侧壁的第一氧化物层； 在所述半导体衬底的背表面上形成的第一导电层；以及 在所述有源区和所述终端区顶部形成的第二导电层。2. 根据权利要求1所述的终端结构，还包括衬接所述沟槽单元和所述终端沟槽的侧壁 和底表面的第二氧化物层，所述导电间隔物与所述终端沟槽的侧壁和底表面上的所述第二 氧化物层相接触。3. 根据权利要求2所述的终端结构，还包括第三氧化物层，所述第三氧化物层位于在相 邻的沟槽单元之间所设置的台面上并且还位于所述第二导电层与所述半导体衬底之间。4. 根据权利要求1所述的终端结构，其中所述半导体器件是肖特基二极管。5. 根据权利要求3所述的终端结构，其中所述肖特基二极管为在所述衬底的所述有源 区中包括至少一个沟槽的TMBS肖特基二极管。6. 根据权利要求2所述的终端结构，其中所述沟槽单元填充有导电材料。7. 根据权利要求1所述的终端结构，其中所述第二导电层作为连续层延伸，所述连续层 延伸进入所述终端沟槽的至少一部分和所述沟槽单元内，使得所述第二导电层和所述导电 间隔物彼此电耦接。8. 根据权利要求1所述的终端结构，其中所述终端结构用于选自由功率晶体管和整流 器所构成的组中的器件。9. 一种半导体器件，包括： 半导体衬底，所述半导体衬底具有位于该半导体衬底的有源区中的至少一个沟槽MOS 器件； 位于所述半导体衬底中的与所述半导体衬底的所述有源区相邻的终端区中的多个沟 槽单元，所述多个沟槽单元从所述有源区与所述终端区之间的边界朝所述半导体衬底的边 缘延伸； 在所述终端区中所述多个沟槽单元的远离所述有源区的一侧上形成的终端沟槽； 衬接所述多个沟槽单元和所述终端沟槽的第一氧化物层； 位于与所述终端沟槽的最接近所述多个沟槽单元的侧壁相邻的位置的导电间隔物； 在所述终端沟槽中形成并接触所述导电间隔物的侧壁的第二氧化物层； 在所述半导体衬底的背表面上形成的第一导电层；以及 位于所述有源区和所述终端区顶部的第二导电层，所述第二导电层的位于所述终端区 中的一部分限定了场板。10. 根据权利要求9所述的半导体器件，其中所述半导体衬底包括第一层和基部衬底， 并且所述第一层具有轻掺杂的第一类型的导电杂质，并且所述基部衬底具有重掺杂的所述 第一类型的导电杂质。11. 根据权利要求9所述的半导体器件，其中所述沟槽MOS器件和所述终端沟槽形成于 所述第一层中并且具有在约〇. 5微米至10.0微米之间的深度。12. 根据权利要求9所述的半导体器件，其中所述终端沟槽具有在约10微米至50微米之 间的宽度。13. 根据权利要求9所述的终端结构，还包括第三氧化物层，所述第三氧化物层位于在 相邻的沟槽单元之间所设置的台面上并且还位于所述第二导电层与所述半导体衬底之间。14. 根据权利要求9所述的终端结构，其中所述半导体器件是肖特基二极管。15. 根据权利要求14所述的终端结构，其中所述肖特基二极管为在所述衬底的所述有 源区中包括至少一个沟槽的TMBS肖特基二极管。16. 根据权利要求9所述的终端结构，其中所述沟槽单元填充有导电材料。17. 根据权利要求9所述的终端结构，其中所述第二导电层作为连续层延伸，所述连续 层延伸进入所述终端沟槽的至少一部分和所述沟槽单元内，使得所述第二导电层和所述导 电间隔物彼此电耦接。18. 根据权利要求9所述的终端结构，其中所述终端结构用于选自由功率晶体管和整流 器所构成的组中的器件。19. 一种形成半导体器件的方法，包括： 形成位于半导体衬底的有源区中的至少一个沟槽MOS器件； 形成位于所述半导体衬底中的与所述半导体衬底的所述有源区相邻的终端区中的多 个沟槽单元，所述多个沟槽单元从所述有源区与所述终端区之间的边界朝所述半导体衬底 的边缘延伸； 在所述半导体衬底的所述终端区中所述多个沟槽单元的远离所述有源区的一侧上形 成终端沟槽； 形成位于与所述终端沟槽的最接近所述多个沟槽单元的侧壁相邻的位置的导电间隔 物； 在所述终端沟槽中形成接触所述导电间隔物的侧壁的第一氧化物层； 在所述半导体衬底的背表面上形成第一导电层；以及 形成位于所述有源区顶部的第二导电层；以及 在所述终端区中形成场板。20. 根据权利要求19所述的方法，其中形成所述场板包括形成所述第二导电层到所述 终端沟槽中的延伸。
【文档编号】H01L21/336GK105900244SQ201480072323
【公开日】2016年8月24日
【申请日】2014年11月10日
【发明人】林亦佑, 张竣珏, 龚璞如
【申请人】威世通用半导体公司