说明。
[0035]其中，多条栅线11和多条数据线12交叉设置限定出多个像素单元，在栅线11和数据线12之间设置有栅极绝缘层13 (第一绝缘层)，在数据线12上方还设置有钝化层14(第二绝缘层)。在扇出区靠近驱动电路区的栅线11上方刻蚀形成贯穿栅极绝缘层12和钝化层14的第一过孔15，在数据线12上方刻蚀形成贯穿钝化层14的第二过孔16。此时，驱动电路区的栅极驱动芯片的管脚通过第一过孔15与栅线11电性连接，为栅线11提供栅极扫描线号，源极驱动芯片的管脚则通过第二过孔16与数据线12电性连接，为数据线12提供数据电压信号。特别的是，在本实施例中钝化层14采用至少四层的结构(即图4中所示的14-1、14-2、14-3、14-4)，且每层结构的致密度是沿背离栅极绝缘层13的方向递减的，因此刻蚀钝化层14所形成的第二过孔16的内壁为圆形台阶状。可以理解的是，两相邻层结构的致密度不同，故这两层结构的被刻蚀的程度也是不同，即致密度大的层结构较致密度小的层结构刻蚀形成的孔径小，从而很容易相邻层结构的接触的界面拉出台阶，也就是每节台阶所在的位置，进而使得第二过孔16内壁的孔径沿背离所述栅极绝缘层13的方向依次增大。此时，第二过孔16真正所能容纳管脚的孔径应当是第二过孔16内壁的最小孔径，也就是致密度最大一层结构刻蚀形成的孔径，因此相对现有一层结构的钝化层14所刻蚀出的过孔而言，本实施例的第二过孔16的孔径较小，从而可以避免由于第二孔径16较大无法将源极驱动芯片的管脚完全包裹，导致数据线裸露造成显示不良的现象。
[0036]需要说明的是，在形成第一过孔15时需要刻蚀钝化层和栅极绝缘层，且第一过孔15和第二过孔16是采用一次构图工艺形成的，因此钝化层14的结构改变，同样会对第一过孔15的孔径造成一定的影响，但是，应当理解的是，栅极绝缘层13的致密度相对钝化层14中致密度最大的一层结构(也就是钝化层14的第一层结构14-1)而言还要大，因此，第二过孔16的孔径是栅极绝缘层13影响的。而且即使采用与现有技术中同样长的刻蚀时间，此时由于刻蚀难易程度增加，会导致所形成的第一过孔15的孔径有所减小，但并不会影响栅极驱动芯片的管脚插入到第一过孔15中，只要稍微用力将栅极驱动芯片下压，其管脚即可插入第一过孔15中与栅线接触。
[0037]优选地，钝化层14的每层结构的材料相同。因此，在形成钝化层14各层结构时，工艺简单，可以提高生产效率，可以理解的是，在本实施例中钝化层14的每层结构的材料也可以是不相同的，只要保证钝化层在背离栅极绝缘层13的方向上，各层结构的致密度或刻蚀速率是依次降低的，在对钝化层14进行刻蚀时所形成的第二过孔16的内壁能够成台阶状即可。进一步优选地，本实施例中的钝化层14的材料为氮化硅，当然也不局限于这种材料，也可以是氧化硅等其他的绝缘材料。
[0038]优选地，本实施例中的钝化层14结构采用四层结构的钝化层，之所以如此选择是因为，经过实验验证，当钝化层14采用致密度逐渐降低的两层或者三层结构时，经过对该钝化层14刻蚀之后是不能形成内壁为台阶状的过孔，而是内壁为外凸的弧形的过孔，可以理解的是这种过孔仍然不能驱动芯片的管脚完全包裹；当钝化层14采用五层或者更多层结构时，经过对该钝化层14刻蚀之后虽然同样可以形成内壁呈台阶状的过孔，但是随着钝化层14结构的层数的增多，势必会造成工艺的复杂，同时也会增加生产成本，以及生成效率较低的问题；而四层结构的钝化层14结构简单，同时经刻蚀后可以形成内壁为台阶状的过孔，可以将驱动芯片的管脚完全包裹，故可以解决现有技术中不良的产生，且制备四层结构的钝化层14容易实现，节约制备时间，提高生产效率。
[0039]具体的，在钝化层14所包括的四层结构14-1、14-2、14-3、14-4中，每层结构的厚度分别为10-50nm、50-500nm、50-500nm、10-50nm，但是此厚度并构成对本实施例的限制，也可以根据具体情况具体设定。需要说明的是，在经过多次试验之后得出，钝化层14的第一层结构14-1和第四层结构14-4的厚度的相差不大，第二层结构14-2和第三层结构14_3的厚度相差不大，第一层结构14-1和第四层结构14-4的厚度均小于第二层结构14-2和第三层结构14-3的厚度时，刻蚀形成第二过孔16时，更容易在第二过孔16内壁中拉出台阶，即如图6所示。
[0040]具体的，在钝化层所包括的四层结构14-1、14-2、14-3、14-4中，每层结构的刻蚀速率分别为 300-600nm/min、300-800nm/min、300-1000nm/min、300-1500nm/min，可以理解的是，可以通过钝化层14每层结构的刻蚀速率来表征每层结构的致密度，其中，致密度较大的层的刻蚀速率较低，否则反之。同时可以理解的是，通过合理的设置钝化层14的每层结构的致密度，可以使得在刻蚀钝化层14形成的第二过孔16的内壁更容易被拉出环形台阶，通过实验验证得知，在钝化层14的第二层结构14-2的刻蚀速率比第三层结构14-3的刻蚀速率小100-700nm/min时，也就是说第二层结构14_2的致密度与14_3的致密度差距较大，则可以在刻蚀钝化层14形成的第二过孔16的内壁拉出较完美的环形台阶。此时钝化层14的第二层结构14-2和第三层结构14-3接触面的位置所形成的环形(圆形)台阶的直径则可以看作为所监控的第二过孔16的孔径。
[0041]实施例2:
[0042]本实施例提供一种显示面板的制备方法，其中该显示面板可以为实施例1中所述的显示面板。
[0043]其中，显示面板其包括像素区、扇出区和驱动电路区，所述扇出区设置在所述像素区和所述驱动电路区之间；所述像素区包括多条交叉设置的第一信号线和第二信号线，所述第一信号线和所述第二信号线均延伸至扇出区，在第一信号线和第二信号线之间设置有第一绝缘层，在第二信号线上方设置有第二绝缘层，所述第二绝缘层包括至少四层结构，其每层结构的致密度沿背离所述第一绝缘层的方向逐渐降低；所述驱动电路区包括多个第一驱动芯片和多个第二驱动芯片，所述第一驱动芯片通过贯穿所述扇出区的第一绝缘层和第二绝缘层的第一过孔与所述第一信号线电性连接，所述第二驱动芯片通过贯穿所述扇出区的第二绝缘层的第二过孔与所述第二信号线电性连接。
[0044]在本实施例中，以第二绝缘层包括四层结构，且四层结构的材料相同，以材料为氮化硅为例，对本实施例的显示面板的制备方法进行说明:
[0045]步骤一、在基底上形成第一信号线和第一绝缘层的图形；
[0046]具体的，在该步骤中基板采用玻璃等透明材料制成、且经过预先清洗。具体的，在基板上采用派射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposit1n:简称 PECVD)方式、低压化学气相沉积(Low PressureChemical Vapor Deposit1n:简称 LPCVD)方式、大气压化学气相沉积(AtmosphericPressure Chemical Vapor Deposit1n:简称APCVD)方式或电子回旋谐振化学气相沉积(Electron Cyclotron Resonance Chemical Vapor Deposit1n:简称 ECR-CVD)方式形成第一金属薄膜，对该第一金属薄膜进行曝光、显影、刻蚀、剥离形成包括第一信号线的图形；然后采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式形成第一绝缘层。
[0047]步骤二、在完成上述步骤的基底上，通过构图工艺形成第二信号线的图形，以及第二绝缘层。
[0048]在该步骤中，第二信号线的形成方法与第一信号线的形成方法相同，在此不再详细描述。特别是，在该步骤中第二绝缘层的形成是与第一绝缘层不同的，形成第二绝缘层(以第二绝缘层的材料为氮化硅为例)的步骤具体包括:
[0049]通过化学气相沉积工艺，制备温度保持在250_400°C之间，反应气体为NH3、N2以及SiH4,其中，
[0050]控制SiH4 流量为:500-1500sccm，NH3 流量为:2000-4000sccm，N2 流量为:10000-30000sccm,反应功率控制在:3000_6000W，反应压强控制在:500-1000mtorr，反应间距为:500-1500mils，以形成所述第二绝缘层的第一层结构；
[0051]控制SiH4 流量为:1000-2000sccm, NH3 流量为:3000-5000sccm，N2 流量为:10000-30000sccm,反应功率控制在:3000_7000W，反应压强控制在:800-1500mtorr，反应间距为:800-1500mils，以形成所述第二绝缘层的第二层结构；
[0052]控制SiH4 流量为:1000-2000sccm, NH3 流