[0311]作为一种可选的实施方式，通过高温烧结工艺对压合的所有第一电介质层进行烧结之后，以及在最顶层的第一电介质层的上表面印刷电阻层之前，该方法还包括:
[0312]对压合的第一电介质层按照预设尺寸进行纵向分割，制作成若干个符合预设尺寸的，且压合了 N个第一电介质层的模块。
[0313]作为一种可选的实施方式，在最底层的第一电介质层的下表面印刷第一电容电极层之后，该方法还包括
[0314]按照封装尺寸进行切割。
[0315]优选的，作为一种可选的实施方式，第一电介质层为用于制作电容器的第一陶瓷电介质基体，第二电介质层为第二陶瓷电介质基体。
[0316]优选的，作为一种可选的实施方式，第一陶瓷电介质基体为第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。
[0317]优选的，作为一种可选的实施方式，第一电容电极层、内电极层、第二电容电极层、电阻电极层包含钯、铂、金、银、铜或镍或上述至少两种金属所成的合金。
[0318]优选的，作为一种可选的实施方式，第一电阻浆料印刷层为钌系电阻浆料。
[0319]下面结合附图对本实施例提供的组件制作方法进行描述。请参见图5a，图5a为本实施例提供的一种制作电阻和电容串连的组件的方法流程图。如图5a所示，本实施例提供的一种制作电阻和电容串连的组件的方法，包括如下步骤:
[0320]410、制作N个第一电介质层；其中，N为大于0的整数；
[0321]420、Ν-l个第一电介质层的上表面涂覆内电极层；
[0322]430、对位叠层并压合所有第一电介质层；其中，相邻第一电介质层之间连接有内电极层；
[0323]440、通过高温烧结工艺对压合的所有第一电介质层进行烧结；
[0324]450、在最顶层的第一电介质层的上表面印刷电阻层；以及，
[0325]460、在最底层的第一电介质层的下表面印刷第一电容电极层。
[0326]作为一种可选的实施方式，本实施例提供的步骤450的优选实现方式如下，具体地请参见图5b，图5b为本申请实施例提供的印刷电阻层的制作方法流程图。如图5b所示，在最顶层的第一电介质层的上表面印刷电阻层，包括如下步骤451至步骤454:
[0327]451、制作电阻浆料；
[0328]452、涂覆电阻楽料在最顶层的第一电介质层的上表面；
[0329]453、通过高温烧结工艺对电阻浆料进行烧结，形成第一电阻浆料印刷层；
[0330]454、印刷导电材料至第一电阻浆料印刷层的上表面，形成电阻电极层。
[0331]优选的，作为一种可选的实施方式，在图5a所示的步骤440之后，以及在步骤450之前，本实施方式还提供一种优选的结构制作方法。具体地请参见图5c，图5c为本申请实施例提供的另一制作电阻和电容串连的组件的方法流程图。如图5c所示，本实施方式提供的组件制作方法包括如下步骤:
[0332]410、制作N个第一电介质层；其中，N为大于0的整数；
[0333]420、Ν-l个第一电介质层的上表面涂覆内电极层；
[0334]430、对位叠层并压合所有第一电介质层；其中，相邻第一电介质层之间连接有内电极层；
[0335]440、通过高温烧结工艺对压合的所有第一电介质层进行烧结；
[0336]441、印刷第二电容电极层于最顶层的第一电介质层的上表面；
[0337]450、在第二电容电极层的上表面印刷电阻层；以及，
[0338]460、在最底层的第一电介质层的下表面印刷第一电容电极层。
[0339]在本实施方式中，对图5a所示的制作方法增加步骤441之后，需对图5a中所示的步骤450进行变更，即在最顶层的第一电介质层的上表面印刷电阻层，包括:
[0340]450、在第二电容电极层的上表面印刷电阻层。
[0341]作为一种可选的实施方式，制作N个第一电介质层，包括以下步骤:
[0342]411、制作电介质浆料；
[0343]412、涂覆电介质浆料至N个第一载体上，N为大于0的整数。
[0344]作为一种可选的实施方式，优选的，请参见图5d，图5d为本申请实施例提供的另一制作电阻和电容串连的组件的方法流程图。如图5d所示，在图5c所示的步骤441之后，以及在步骤450之前，还包括如下步骤以实现一种优选的组件结构制作方法。具体地，在印刷第二电容电极层于最顶层的第一电介质层的上表面之后，以及在第二电容电极层的上表面印刷电阻层之前，该方法还包括:
[0345]442、叠层第二电介质层于第二电容电极层的上表面；
[0346]443、第二电介质层的中部开设通孔；以及图5c所示的步骤450在本实施例中采用优选的方式进行实现，即如图5d所示，在第二电容电极层的上表面印刷电阻层，包括以下步骤:
[0347]444、制作电阻浆料；
[0348]445、涂覆填充电阻浆料于通孔内的第二电容电极层的表面；
[0349]446、通过高温烧结工艺对电阻浆料进行烧结，形成第一电阻浆料印刷层；
[0350]447、印刷导电材料至第一电阻浆料印刷层的上表面，形成电阻电极层。
[0351]作为一种可选的实施方式，通过高温烧结工艺对压合的所有第一电介质层进行烧结之后，以及在最顶层的第一电介质层的上表面印刷电阻层之前，该方法还包括:
[0352]对压合的第一电介质层按照预设尺寸进行纵向分割，制作成若干个符合预设尺寸的，且压合了 N个第一电介质层的模块。
[0353]作为一种可选的实施方式，在最底层的第一电介质层的下表面印刷第一电容电极层之后，该方法还包括
[0354]按照封装尺寸进行切割。
[0355]优选的，作为一种可选的实施方式，第一电介质层为用于制作电容器的第一陶瓷电介质基体，第二电介质层为第二陶瓷电介质基体。
[0356]优选的，作为一种可选的实施方式，第一陶瓷电介质基体为第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。
[0357]优选的，作为一种可选的实施方式，第一电容电极层、内电极层、第二电容电极层、电阻电极层包含钯、铂、金、银、铜或镍或上述至少两种金属所成的合金。
[0358]优选的，作为一种可选的实施方式，第一电阻浆料印刷层为钌系电阻浆料。
[0359]在本申请所提供的几个实施例中，应该理解到，以上描述，仅为本申请的【具体实施方式】，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
【主权项】
1.一种电阻和电容串连的组件，其特征在于，包括: 依次叠层的第一电容电极层、第一电介质层和电阻层。2.如权利要求1所述的组件，其特征在于，所述第一电介质层包括对位叠层、压合的N个电介质分层，所述N为大于0的整数。3.如权利要求1或2所述的组件，其特征在于，还包括: 叠层于所述第一电介质层和所述电阻层之间的第二电容电极层。4.如权利要求3所述的组件，其特征在于，所述电阻层包括: 由下至上叠层的第一电阻浆料印刷层和电阻电极层。5.如权利要求4所述的组件，其特征在于，还包括: 叠层于所述第二电容电极层表面的第二电介质层； 所述第二电介质层开设有通孔； 所述电阻层包括: 用于填充所述通孔，且印刷于所述通孔内的所述第二电容电极层表面的所述第一电阻浆料印刷层； 叠层于所述第一电阻浆料印刷层表面的所述电阻电极层。6.如权利要求5所述的组件，其特征在于，所述通孔为多边形或者圆形通孔或者扇形通孔或者椭圆形通孔。7.如权利要求6所述的组件，其特征在于，所述通孔为对称多边形通孔。8.如权利要求7所述的组件，其特征在于，所述对称多边形通孔为正方形通孔，所述正方形通孔的边长为0.5mm?2_中的任一值。9.如权利要求8所述的组件，其特征在于，所述正方形通孔的深度为0.2?0.6_中的任一值。10.如权利要求6所述的组件，其特征在于，所述第一电介质层中的每一个电介质分层为用于制作电容器的第一陶瓷电介质基体，所述第二电介质层为第二陶瓷电介质基体。11.如权利要求10所述的组件，其特征在于，所述第一陶瓷电介质基体为第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。12.如权利要求4所述的组件，其特征在于，所述第一电阻浆料印刷层为钌系电阻浆料。13.如权利要求12所述的组件，其特征在于，所述第一电阻浆料印刷层的阻浆电阻率为 700 ?1400 Ω.cm。14.如权利要求13所述的组件，其特征在于，所述组件的厚度在之间，所述组件的长度不大于2.5mm,不小于1_ ;所述组件的宽度不大于2.5_，不小于1_。
【专利摘要】本实用新型公开一种电阻和电容串连的组件，本实用新型实施例提供的电阻电容串连的组件包括依次叠层的第一电容电极层、第一电介质层和电阻层，通过该叠层结构解决了现有的电阻电容串连的应用电路难以小型化的问题,以及解决了在进行贴片生产时结构松散、布板面积大，系统级封装工艺难以实现，集成电路难以小型化的问题。以及本实施例中制作该组件的方法简单易实现，提高了装片效率。
【IPC分类】H01G4/40
【公开号】CN204991482
【申请号】CN201520607109
【发明人】苟引刚, 王久, 高桂丽
【申请人】深圳市槟城电子有限公司
【公开日】2016年1月20日
【申请日】2015年8月12日