一种复合型结终端结构的制作方法
【专利摘要】本实用新型涉及一种复合型结终端结构，包括场限环P+掺杂区（1）、有源区主结P+掺杂区（2）、截止环N+掺杂区（3）以及复合型结终端P?掺杂区（4），上述掺杂区均在硅材料衬底（6）的外延层或者高阻层N?区（5）内，场限环P+掺杂区（1）位于有源区主结P+掺杂区（2）外侧，两区保持一定的距离，复合型结终端P?掺杂区（4）位于场限环P+掺杂区（1）的外围，且两者紧密相连，复合型结终端P?掺杂区（4）的结深小于有源区主结P+掺杂区（2）的结深，截止环N+掺杂区（3）位于芯片最外围，与复合型结终端P?掺杂区（4）保持一定的距离。本实用新型保证场限环P+掺杂区起到一定的分压作用，减缓场限环电场强度，以提高反向击穿电压典型值。
【专利说明】
一种复合型结终端结构
技术领域
[0001]本实用新型涉及一种复合型的结终端结构，应用在集成电路或分立器件芯片制造技术领域。
【背景技术】
[0002]在生产半导体功率器件时，反向击穿电压与芯片大小是一对相互制约的参数。功率器件要想获得较高的反向电压，一般通过增加结终端尺寸以及增加外延层(或者高阻层)厚度来实现，但这些措施会增加芯片的大小。有时为了降低生产成本以及满足相应的封装形式的要求，应用端的客户对芯片的大小有一定的限制，因此要提高芯片的反向击穿电压同时又不能增加终端尺寸，需对现有终端结构进行优化。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是针对上述现有技术提供一种复合型结终端结构，可以生产出终端尺寸不变而反向击穿电压较高的半导体功率器件芯片。
[0004]本实用新型解决上述问题所采用的技术方案为:一种复合型结终端结构，它包括场限环P+掺杂区、有源区主结P+掺杂区、截止环N+掺杂区以及复合型结终端P—掺杂区，上述掺杂区均在硅材料衬底的外延层或者高阻层N—区内，所述场限环P+掺杂区位于有源区主结P+掺杂区外侧，两区保持一定的距离，所述复合型结终端P—掺杂区位于场限环P+掺杂区的外围，且两者紧密相连，复合型结终端P—掺杂区的结深小于有源区主结P+掺杂区的结深，所述截止环N+掺杂区位于芯片最外围，与复合型结终端P—掺杂区保持一定的距离。
[0005]优选地，所述复合型结终端P—掺杂区的结深为ΙΟμπι，有源区主结P+掺杂区和场限环P+掺杂区的结深为20μηι，截止环N+掺杂区结深为3μηι。
[0006]与现有技术相比，本实用新型的优点在于:
[0007]本实用新型在有源区主结P+掺杂区、场限环P+掺杂区结深一定的情况下，保证场限环P+掺杂区起到一定的分压作用，与此同时复合型结终端P—掺杂区结深设计的较浅，减缓场限环电场强度，以提高反向击穿电压典型值。
【附图说明】
[0008]图1为本实用新型的结构示意图。
[0009]其中:
[0010]场限环P+掺杂区I
[0011]有源区主结P+掺杂区2
[0012]截止环N+掺杂区3
[0013]复合型结终端P-掺杂区4
[0014]外延层或者高阻层N—区5
[0015]硅材料衬底区6。
【具体实施方式】
[0016]以下结合附图实施例对本实用新型作进一步详细描述。
[0017]如图1所示，本实施例中的一种复合型结终端结构，包括场限环P+掺杂区1、有源区主结P+掺杂区2、截止环N+掺杂区3以及复合型结终端P—掺杂区4。上述掺杂区均在硅材料衬底6的外延层或者高阻层N—区5内，所述场限环P+掺杂区I位于有源区主结P+掺杂区2外侧，两区保持一定的距离，所述复合型结终端P—掺杂区4位于场限环P+掺杂区I的外围，且两者紧密相连，该区的结深小于有源区主结P+掺杂区2的结深。所述截止环N+掺杂区3位于芯片最外围，与复合型结终端P—掺杂区4保持一定的距离。
[0018]具体实现步骤如下:
[0019]步骤一:在场限环P+掺杂区I外围设计一复合型结终端P—掺杂区4，其与场限环P+掺杂区I相连，在复合型结终端P—掺杂区4掺杂淡硼并进行氧化扩散，结深Xj达到ΙΟμπι左右；
[0020]步骤二:对有源区主结P+掺杂区2、场限环P+掺杂区I进行掺杂浓硼并进行氧化扩散，结深Xj达到20μπι左右；
[0021 ]步骤三:对截止环N+掺杂3进行掺杂浓磷并进行氧化扩散，结深Xj达到3μπι左右；
[0022]除上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。
【主权项】
1.一种复合型结终端结构，其特征在于它包括场限环P+掺杂区(I)、有源区主结P+掺杂区(2)、截止环N+掺杂区(3)以及复合型结终端P—掺杂区(4)，上述掺杂区均在硅材料衬底(6)的外延层或者高阻层N—区(5)内，所述场限环P+掺杂区(I)位于有源区主结P+掺杂区(2)夕卜侦U，两区保持一定的距离，所述复合型结终端P—掺杂区(4)位于场限环P+掺杂区(I)的外围，且两者紧密相连，复合型结终端P—掺杂区(4)的结深小于有源区主结P+掺杂区(2)的结深，所述截止环N+掺杂区(3)位于芯片最外围，与复合型结终端P—掺杂区(4)保持一定的距离。2.根据权利要求1所述的一种复合型结终端结构，其特征在于所述复合型结终端P—掺杂区(4)的结深为ΙΟμπι，有源区主结P+掺杂区(2 )和场限环P+掺杂区(I)的结深为20μπι，截止环N+掺杂区(3)结深为3μηι。
【文档编号】H01L29/06GK205645821SQ201620322189
【公开日】2016年10月12日
【申请日】2016年4月18日
【发明人】焦丹钧, 朱瑞, 陈晓伦, 沈晓东, 许柏松, 欧应辉, 叶新民
【申请人】江阴新顺微电子有限公司