专利名称：具有新型终端结构的超结半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，尤其是一种具有新型终端结构的超结半导体器件及其制造方法，属于半导体器件的技术领域。
背景技术：
具有超结(Super Junction)结构的功率半导体器件包括提供电流流通路径的有源区和确保器件耐压的终端保护区，有源区和终端保护区内均设置有超结结构，超结结构由设置在半导体漂移区内交替邻接排布的P型半导体柱和N型半导体柱所构成，P型半导体柱与N型半导体柱保持电荷平衡，因此，在器件耐压工作时，P型半导体柱与N型半导体柱所产生的耗尽层为器件提供必要的电压耐受层。以超结功率MOSFET器件为例，当器件耐压工作时，器件有源区内的超结结构，由于构成超结结构的两种导电类型柱各自分别与有源区内的阱区和半导体衬底层具有相同导电类型并且对应连通，所述阱区与器件源极相连并保持相等电位，所述半导体衬底层与器件漏极相连并保持相等电位，因此，两种导电类型柱之间的电位差同器件漏极-源极之间的电位差相等；而器件终端保护区内的超结结构，由于与阱区导电类型相同的一组导电类型柱未与或未全部与阱区相连通，即所述这部分未与阱区相连通的导电类型柱为浮置设置，因此，两种导电类型柱之间的电位差小于器件漏极-源极之间的电位差，所以，当器件中的超结结构耗尽时，有源区内的超结结构可以完全充分耗尽，而终端保护区内的部分超结结构无法完全耗尽，从而限制了终端保护区的耐压能力，如图I和图2所示。为了克服这种缺陷，多种办法被提出来，然而都未能从根本上解决这个问题。专利US7665981中，提出逐渐增大终端保护区内超结结构中N型柱宽度的方法来配合终端保护区中的电场变化，进而提高器件的耐压能力，也就是说，终端保护区中的P型柱和N型柱不是电荷平衡的，N型柱应该具有更多的剩余电荷。而在专利US6844592提出，在超结器件的终端保护区的超结结构与有源区的超结结构不同，在终端保护区内P型柱应具有更多的剩余电荷，这种情况下可以有效提高器件终端保护区的耐压。由此可以看出，在终端结构设计上，诸多的设计者不但未能达成一致的方法，甚至得出相反的结论。因此，可以看出常规的超结器件终端区域的设计具有很大的设计难度。在常规的超结器件的终端保护区中，由于其中超结结构的P型柱和N型柱不能充分耗尽，因此为了达到器件的耐压要求，为了降低器件的表面电场，不得不增加器件终端保护区的宽度，因此增加了器件的面积，提高了器件的成本。有人提出使用深沟槽填充绝缘介质的方式作为超结器件的终端保护区，但因为所用深沟槽及介质填充所需的工艺要求较高，并且不与现有的超结器件生产工艺相兼容，需要增加独立的工艺步骤，因此，并未在超结器件上获得广泛应用。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有新型终端结构的超结半导体器件及其制造方法，其耐压特性好，终端保护区面积小，制造工艺简单，能提高半导体器件的集成度，降低制造成本。
按照本发明提供的技术方案，所述具有新型终端结构的超结半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板上的有源区及终端保护区，所述终端保护区环绕包围有源区；所述终端保护区内设有第二导电类型第二阱区，所述第二导电类型第二阱区与有源区内的第二导电类型第一阱区等电位连接；其创新在于
所述有源区内包括有源区超结结构，终端保护区内包括终端保护区超结结构；
在所述半导体器件的截面上，所述终端保护区超结结构位于半导体基板的第一导电类型漂移区内；终端保护区超结结构包括第一导电类型第二柱及第二导电类型第二柱，第一导电类型第二柱与第二导电类型第二柱在第一导电类型漂移区内规则交替邻接排布，第一导电类型第二柱与第二导电类型第二柱由半导体基板的第一主面垂直向下在第一导电类型漂移区内延伸；第二导电类型第二柱对应邻近有源区的端部与第二导电类型第二阱区相交叠，以通过第二导电类型第二阱区与第二导电类型第一阱区等电位连接。在所述半导体器件的截面上，有源区超结结构位于半导体基板的第一导电类型漂移区内；有源区超结结构包括第一导电类型第一柱及第二导电类型第一柱，所述第一导电类型第一柱与第二导电类型第一柱在第一导电类型漂移区内规则交替邻接排布，且第二导电类型第一柱与第一导电类型漂移区上部的第二导电类型第一阱区等电位连接；在第二导电类型第一阱区上方设有绝缘介质层，所述绝缘介质层覆盖有源区、终端保护区对应半导体基板的第一主面；在第一主面上方设置若干源极接触孔，在源极接触孔上方淀积源极金属，所述源极金属覆盖在绝缘介质层与有源区对应的表面上，并填充在源极接触孔内，源极金属与第一导电类型漂移区内的第二导电类型第一阱区欧姆接触；源极金属通过第二导电类型第一阱区与终端保护区内的第二导电类型第二阱区电连接。在所述半导体器件的截面上，所述有源区内的第二导电类型第一阱区与终端保护区内的第二导电类型第二阱区为同一制造层，第二导电类型第二阱区与有源区最外侧的第二导电类型第一阱区接触后相互连通，以使得第二导电类型第二阱区与第二导电类型第一阱区等电位连接。在所述半导体器件的俯视平面上，终端保护区内第二导电类型第二柱对应远离有源区的端部与第二导电类型第二阱区不交叠，且第二导电类型第二柱与第二导电类型第二阱区不交叠部分，在由有源区指向终端保护区的方向上延伸距离不小于第二导电类型第二柱在由半导体基板第一主面垂直向下在第一导电类型漂移区内延伸的距离。在所述半导体器件的截面上，所述有源区内任意有源区超结结构的深度及宽度均相同。在所述半导体器件的截面上，所述有源区包括平面型MOS结构或沟槽型MOS结构。所述有源区内第二导电类型第一柱的宽度与第一导电类型第一柱宽度的比值与终端保护区内第二导电类型第二柱的宽度与第一导电类型第二柱宽度的比值相等。一种具有新型终端结构的超结半导体器件制造方法，所述超结半导体器件的制造方法包括如下步骤
a、提供具有两个相对主面的第一导电类型半导体基板，所述主面包括第一主面和第二主面，所述第一主面与第二主面之间包括第一导电类型漂移区和第一导电类型衬底层；b、在所述半导体基板的第一主面上淀积硬掩膜层；
C、选择性地掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜窗口 ；
d、通过上述硬掩膜窗口，利用各项异性刻蚀方法在第一主面上刻蚀出多个深沟槽，所述深沟槽在第一导电类型漂移区内从第一主面垂直向下延伸；
e、去除上述硬掩膜层，并在第一主面上淀积第二导电类型外延层，所述第二导电类型外延层填充在上述深沟槽内；
f、对覆盖在第一主面上的第二导电类型外延层进行抛光和平坦化，去除第一主面上的第二导电类型外延层，以在半导体基板内形成若干所需规则排布交替分布的超结结构；
g、在上述第一主面上，通过常规半导体工艺得到半导体器件对应的有源区与终端保护区，所述有源区包括平面型MOS结构或沟槽型MOS结构。所述硬掩膜层为LPTE0S、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。所述步骤g中，通过常规半导体工艺得到半导体器件对应的有源区与终端保护区后，同时得到位于有源区内的有源区超结结构及位于终端保护区内的终端保护区超结结构；所述终端保护区超结结构位于半导体基板的第一导电类型漂移区内；终端保护区超结结构包括第一导电类型第二柱及第二导电类型第二柱，第一导电类型第二柱与第二导电类型第二柱在第一导电类型漂移区内规则交替邻接排布，第一导电类型第二柱与第二导电类型第二柱由半导体基板的第一主面垂直向下在第一导电类型漂移区内延伸；第二导电类型第二柱对应邻近有源区的端部与第二导电类型第二阱区相交叠，以通过第二导电类型第二阱区与第二导电类型第一阱区等电位连接。所述“第一导电类型”和“第二导电类型”两者中，对于N型半导体器件，第一导电类型指N型，第二导电类型指P型；对于P型半导体器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。本发明的优点
1)、在本发明器件结构中，终端保护区内的第二导电类型第二柱均与终端保护区内的第二导电类型第二阱区相交叠连接，而终端保护区内的第二导电类型第二阱区又与有源区内的第二导电类型第一阱区等电位，以使得与源极金属保持等电位，因此，当器件耐压工作时，终端保护区内的超结结构与有源区内的超结结构都能够完全耗尽，而不会剩余其中任何一种导电类型的杂质，从而提高了器件终端保护区的耐压能力。2)、由于本发明所提出的器件结构中，终端保护区中的超结结构最大限度的耗尽，终端保护区的长度不小于超结结构的深度即可，因此，有效降低了终端结构的面积，在不增加工艺难度的情况下降低了器件成本。3)、在器件设计过程中，对于不同的半导体基板衬底浓度或耐压需求的器件，不需像常规超结终端结构一样，需反复调节终端保护区中不同位置第一导电类型柱与第二导电类型柱的宽度比；因此，降低了超结半导体器件的设计难度。
图1为现有常规具有超结结构的半导体器件俯视平面图。图2为现有常规具有超结结构的半导体器件剖视图。
图3本发明具有超结结构的俯视平面图。图4为图3的A-A向剖视图。图5为图3的B-B向剖视图。图6为图3的C-C向剖视图。
图疒图11为本发明具有超结结构半导体器件的具体实施工艺步骤示意图，其中
图7为半导体基板的示意图。图8为在半导体基板的第一主面上形成硬掩膜窗口后的示意图。图9为在半导体基板内刻蚀形成沟槽后的示意图。图10为去除第一主面上第二导电类型外延层，在半导体基板内形成多对PN柱超结结构后的示意图。图11为形成沟槽型MOS器件后的示意图。附图标记说明1_N型漂移区、2-N+衬底、3-P型第二阱层、4-源极金属、5-源极接触孔、6-N+注入区、7-元胞沟槽、8-绝缘栅氧化层、9-导电多晶硅、10-漏极金属、11-绝缘介质层、12-N型第一柱、13-P型第一柱、14-N型第二柱、15-P型第二柱、16-第一主面、17-第二主面、18-硬掩膜层、19-第一硬掩膜窗口、20-第二硬掩膜窗口、21-第一深沟槽、22-第二深沟槽、23-P型第一阱层及24-半导体基板。
具体实施例方式下面结合具体附图和实施例对本发明作进一步说明。如图:T图11所示以N型半导体器件为例，对本发明超结半导体器件及其制造方法进行说明。图3为本发明一实施例的具有新型终端结构的超结半导体器件的俯视平面图。如图3所示，在所述半导体器件的俯视图上，包括有源区和终端保护区，所述终端保护区环绕包围有源区，在终端保护区内设置有P型第二阱区3，所述P型第二阱区3邻接环绕包围有源区。所述终端保护区内包括终端保护区超结结构，所述终端保护区超结结构包括多组规则交替邻接排布的P型第二柱15和N型第二柱14，每个P型第二柱15和其邻接的N型第二柱14构成一组PN柱对，即为一组超结结构，所述每组PN柱对中P型第二柱15对应邻近有源区的一端均与所述P型第二阱区3交叉连接，并且每个P型第二柱15均垂直P型第二阱区3的平面；所述P型第二柱15的宽度为WP，长度为LP，所述N型第二柱14的宽度为Wn，长度SLn，其中Lp=Ln，所述终端保护区内的P型第二阱区3的宽度为Wp-well，其中ffp-well<Lp ;即P型第二阱区3在终端保护区内的延伸距离小于P型第二柱15的长度，意味着P型第二柱15在沿有源区指向终端保护区的方向上不能全部都与P型第二阱区3交叠连接。图4、图5和图6为本发明一实施例的具有新型终端结构的超结半导体器件的截面图。如图4所示，为图3中A-A的截面图，在所述具有超结结构的半导体器件截面图上，包括有源区和终端保护区；在终端保护区内，半导体基板的N型漂移区I中设置有P型第二柱15，所述P型第二柱15由第一主面16垂直向下在N型漂移区I内延伸，深度伸入至半导体基板24底部的N+衬底2 ; —般地，P型第二柱15在N型漂移区I内延伸的深度不超过N型漂移区I的厚度。所述P型第二柱15对应邻近有源区的一端与有源区内有源区超结结构中的N型第一柱12邻接，P型第二柱15的另一端邻接终端保护区内的N型漂移区1，所述P型第二柱15对应靠近有源区一侧的上方设置有P型第二阱区3，所述P型第二阱区3与P型第二柱15相交叠连接，所述P型第二阱区3位于第一主面16下方，在所述终端保护区内的第一主面16上方覆盖有绝缘介质层11 ;所述P型第二柱15在沿第一主面16的方向上由P型第二阱区3边缘延伸至P型第二柱15对应远离有源区边缘的距离为R1，P型第二柱15在N型漂移区I中垂直延伸的距离为R2，其中Rl大于等于R2。如图5所示，为图3中B-B的截面图，在所述超结器件的截面图上，在终端保护区内，半导体基板24的N型漂移区I中设置有N型第二柱14，所述N型第二柱14分别与其一端有源区内PN柱对中的N型第一柱12和终端保护区内的N型漂移区I连接成整体，所述N型第一柱12对应靠近有源区一侧的上方设置有P型第二阱区3，所述P型第二阱区3位于第一主面16下方，在所述终端保护区内的第一主面16上方覆盖有绝缘介质层11。如图6所示，为图3中C-C的截面图，在所述超结器件的截面图上，在终端保护区内，半导体基板24的N型漂移区I中设置有P型第二柱15和N型第二柱14，所述P型第二柱15和N型第二柱14规则交替邻接排布以此构成终端保护区内的超结结构，所述P型第二柱15的宽度为WP，N型第二柱14的宽度为WN。如图4、图5和图6所不，在所述超结器件的截面图上，在有源区内，半导体基板24的N型漂移区I中设置有P型第一柱13和N型第一柱12，所述P型第一柱13和N型第一柱12规则交替邻接排布以此构成有源区内的超结结构，所述P型第一柱13的宽度为Wp，N型第一柱12的宽度为Wn，其中有源区内P型第一柱13和N型第一柱12的宽度比与终端保护区内P型第二柱15和N型第二柱14的宽度比相等，即Wp : Wn=Wp : WN。在所述有源区内PN柱对的上方设置有P型第一阱区23，所述P型第一阱区23位于第一主面16下方，并与其下方的P型第一柱13相连接。P型第一阱区23与终端保护区内的P型第二阱区3等电位连接，本发明的实施例中通过紧邻终端保护区的P型第一阱区23与终端保护区内的P型第二阱区3相连通后，使得P型第一阱区23与P型第二阱区3等电位连接。所述有源区内任意有源区超结结构的深度及宽度均相同。N+衬底2的表面上覆盖有漏极金属10，所述漏极金属10与N+衬底2欧姆接触，以形成半导体器件的漏极端；通过源极金属4形成半导体器件的源极端。 本发明的有源区包括平面型MOS结构或沟槽型MOS结构，也可以为其他半导体器件结构。图4和图5中示出了有源区内包括沟槽型MOS结构的示意图，具体地所述第一主面16下方正对N型第一柱12的位置设置有沟槽型的元胞结构；所述元胞沟槽7由第一主面16垂直向下在P型第一阱区23中延伸，深度伸入至P型第一阱区23下方的N型第一柱12内，所述元胞沟槽7内壁覆盖有绝缘栅氧化层8,在覆盖有绝缘栅氧化层8的元胞沟槽内7填充有导电多晶硅9，在元胞沟槽7两侧外壁侧上方对应P型第一阱区23内设置有N+注入区6，所述N+注入区6与绝缘栅氧化层8相接触，在所述第一主面16上方覆盖有绝缘介质层11，所述绝缘介质层11覆盖元胞沟槽7槽口，在绝缘介质层11上设置有源极接触孔5，所述源极接触孔5穿通绝缘介质层11，并与其下方的P型第一阱区23相连，源极接触孔5内填充有源极金属4，所述源极金属4与P型第一阱区23、N+注入区6欧姆接触；从而能使得源极金属4与P型第二柱15等电位连接。
如图T图11所示上述实施例的半导体结构，采用下述工艺步骤实现
a、提供具有N型导电类型的半导体基板24，所述半导体基板24具有对应的第一主面16和第二主面17，半导体基板24的第一主面16和第二主面17间包括N型漂移区I与N+衬底2，所述N+衬底2的掺杂浓度大于N型漂移区I的掺杂浓度；所述第一主面16与N型漂移区I的表面相对应，第二主面17与N+型衬底2的表面相对应；
如图7所不为半导体基板24的立体图，半导体基板24的材料包括娃；
b、在所述半导体基板24的第一主面16上淀积硬掩膜层18；
所述硬掩膜层18可以采用LPTEOS (低压化学气相沉积四乙基原硅酸盐)、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅，其后通过光刻和各向异性刻蚀形成硬掩膜窗口；
C、选择性地掩蔽和刻蚀硬掩膜层18，形成多个沟槽刻蚀的硬掩膜窗口 ；
如图8所示所述硬掩膜窗口包括第一硬掩膜窗口 19及第二硬掩膜窗口 20，所述第一硬掩膜窗口 19及第二硬掩膜窗口 20从硬掩膜层18的表面延伸到第一主面16上；第一硬掩膜窗口 19位于后续形成的有源区的上方，第二硬掩膜窗口 20位于后续形成终端保护区的上方；
d、通过上述硬掩膜窗口，利用各项异性刻蚀方法在第一主面上刻蚀出多个深沟槽，所述深沟槽在N型漂移区I内从第一主面16垂直向下延伸；
如图9所示所述深沟槽包括第一深沟槽21及第二深沟槽22，第一深沟槽21位于后续形成的有源区内，第二深沟槽22位于后续形成的终端保护区；所述深沟槽由第一主面16垂直向下在N型漂移区I内延伸指定距离，所述延伸距离不超过N型漂移区I的厚度，并将N型漂移区I分隔为多个N柱，所述N柱的深度与深沟槽深度一致；所述N柱包括器件有源区内的N型第一柱12和终端保护区内的N型第二柱14 ；
e、去除上述硬掩膜层18，并在第一主面16上淀积P型外延层，所述第二导电类型外延层填充在上述深沟槽内；
当深沟槽内填入P型外延层后，P型外延层就在N型漂移区I内形成P柱，从而在N型漂移区I内形成交替设置的N柱和P柱，形成超结结构；所述超结结构包括器件有源区内的超结结构和终端保护区内的超结结构；
f、对覆盖在第一主面上的第二导电类型外延层进行抛光和平坦化，去除第一主面上的第二导电类型外延层，以在半导体基板内形成若干所需规则排布交替分布的超结结构，如图10所示；
g、在上述第一主面上，通过常规半导体工艺得到半导体器件对应的有源区与终端保护区，所述有源区包括平面型MOS结构或沟槽型MOS结构；当有源区包括平面型MOS结构时，所述平面型MOS结构可以参考ZL01807673. 4中所公开的制造方法，所述沟槽型MOS结构的制造方法可以参考ZL200510110709.8中所公开的制造方法；所述有源区内含有P型第一阱 区23和终端保护区内包含P型第二阱区3，有源区内的P型第一阱区23与有源区内的P型第一柱13相连通，终端保护区内的P型第二阱区3与终端保护区内的P型第二柱15交叠连接后连通；通过在半导体基板24内形成有源区和终端保护区，得到具有超结结构的半导体器件结构；如图11所示。本发明具有新型终端结构的超结半导体器件的工作原理为在本发明结构中，终端保护区内超结结构中的P型第二 柱15与终端保护区内的P型第二阱区3相连通，终端保护区内的P型第二阱区3又与有源区内的P型第一阱区23相连通，而有源区内的P型第一阱区23是通过源极接触孔中的源极金属4连接到器件的源极的，因此，在器件耐压工作时，终端保护区内的P型第二柱15与有源区内的P型第一柱13及源极金属4具有相同电位，终端保护区内的超结结构同有源区内的超结结构一样都会完全充分耗尽，从而达到增加耐压能力的目的。反之，在现有半导体器件的终端保护区内，对应终端保护区超结结构中全部P柱或绝大多数P柱都未与终端保护区内的P型第二阱区3相连通，这些P柱处于浮置状态，在耐压工作时，这些浮置的P柱不能像有源区内的P型第一柱13那样充分耗尽，因此，原有超结半导体器件的终端保护区存在漏电的风险，而若想提高现有超结半导体器件的耐压能力，则需要增加其终端保护区的尺寸来实现，从而增加了芯片面积，提高了产品的成本。以600V产品为例，目前600V产品的超结结构深度在40 50um左右，因此在本发明的终端结构中，在半导体基板表面方向上，终端保护区内P柱的长度只需要大于50um即可，而目前采用常规结构的600V产品的终端结构宽度大多在150um到250um之间，通过对比可以发现，使用本发明的结构大大节省了器件终端保护区的面积。进一步的，由于在现有常规超结半导体器件结构中，终端保护区内对应超结结构的P柱为悬浮设置，因此为使终端保护区中的P柱耗尽更为充分，需要调整终端保护区中超结结构对应P柱和N柱中的杂质总量比例，但仍然很难与实际耗尽情况相吻合。而且，当改变所设计产品电压规格时，不但需要调整终端保护区内超结结构的数量，还需要进一步调整终端保护区中P柱和N柱中的杂质总量比例，由此可见，常规超结半导体器件的终端设计是十分复杂的。而使用本发明结构的超结半导体器件，由于在终端保护区中的超结结构是充分耗尽的，因此，不需要调整终端保护区中P型第二柱15和N型第二柱14中的杂质总量比例，此外，当改变所设计产品电压规格时，只需要保持终端保护区中P型第二柱15在半导体基板24的第一主面16上的长度不小于其在N型漂移区I中延伸的深度，即可完成终端设计。由此可见，本发明的超结半导体器件结构极大的降低了超结半导体器件的设计难度。
权利要求
1.一种具有新型终端结构的超结半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板上的有源区及终端保护区，所述终端保护区环绕包围有源区；所述终端保护区内设有第二导电类型第二阱区，所述第二导电类型第二阱区与有源区内的第二导电类型第一阱区等电位连接；其特征是 所述有源区内包括有源区超结结构，终端保护区内包括终端保护区超结结构； 在所述半导体器件的截面上，所述终端保护区超结结构位于半导体基板的第一导电类型漂移区内；终端保护区超结结构包括第一导电类型第二柱及第二导电类型第二柱，第一导电类型第二柱与第二导电类型第二柱在第一导电类型漂移区内规则交替邻接排布，第一导电类型第二柱与第二导电类型第二柱由半导体基板的第一主面垂直向下在第一导电类型漂移区内延伸；第二导电类型第二柱对应邻近有源区的端部与第二导电类型第二阱区相交叠，以通过第二导电类型第二阱区与第二导电类型第一阱区等电位连接。
2.根据权利要求I所述的具有新型终端结构的超结半导体器件，其特征是在所述半导体器件的截面上，有源区超结结构位于半导体基板的第一导电类型漂移区内；有源区超结结构包括第一导电类型第一柱及第二导电类型第一柱，所述第一导电类型第一柱与第二导电类型第一柱在第一导电类型漂移区内规则交替邻接排布，且第二导电类型第一柱与第一导电类型漂移区上部的第二导电类型第一阱区等电位连接；在第二导电类型第一阱区上方设有绝缘介质层，所述绝缘介质层覆盖有源区、终端保护区对应半导体基板的第一主面；在第一主面上方设置若干源极接触孔，在源极接触孔上方淀积源极金属，所述源极金属覆盖在绝缘介质层与有源区对应的表面上，并填充在源极接触孔内，源极金属与第一导电类型漂移区内的第二导电类型第一阱区欧姆接触；源极金属通过第二导电类型第一阱区与终端保护区内的第二导电类型第二阱区电连接。
3.根据权利要求I所述的具有新型终端结构的超结半导体器件，其特征是在所述半导体器件的截面上，所述有源区内的第二导电类型第一阱区与终端保护区内的第二导电类型第二阱区为同一制造层，第二导电类型第二阱区与有源区最外侧的第二导电类型第一阱区接触后相互连通，以使得第二导电类型第二阱区与第二导电类型第一阱区等电位连接。
4.根据权利要求I所述的具有新型终端结构的超结半导体器件，其特征是在所述半导体器件的俯视平面上，终端保护区内第二导电类型第二柱对应远离有源区的端部与第二导电类型第二阱区不交叠，且第二导电类型第二柱与第二导电类型第二阱区不交叠部分，在由有源区指向终端保护区的方向上延伸距离不小于第二导电类型第二柱在由半导体基板第一主面垂直向下在第一导电类型漂移区内延伸的距离。
5.根据权利要求I所述的具有新型终端结构的超结半导体器件，其特征是在所述半导体器件的截面上，所述有源区内任意有源区超结结构的深度及宽度均相同。
6.根据权利要求I所述的具有新型终端结构的超结半导体器件，其特征是在所述半导体器件的截面上，所述有源区包括平面型MOS结构或沟槽型MOS结构。
7.根据权利要求2所述的具有新型终端结构的超结半导体器件，其特征是所述有源区内第二导电类型第一柱的宽度与第一导电类型第一柱宽度的比值与终端保护区内第二导电类型第二柱的宽度与第一导电类型第二柱宽度的比值相等。
8.一种具有新型终端结构的超结半导体器件制造方法，其特征是，所述超结半导体器件的制造方法包括如下步骤(a)、提供具有两个相对主面的第一导电类型半导体基板，所述主面包括第一主面和第二主面，所述第一主面与第二主面之间包括第一导电类型漂移区和第一导电类型衬底层； (b)、在所述半导体基板的第一主面上淀积硬掩膜层； (C)、选择性地掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜窗口 ； (d)、通过上述硬掩膜窗口，利用各项异性刻蚀方法在第一主面上刻蚀出多个深沟槽，所述深沟槽在第一导电类型漂移区内从第一主面垂直向下延伸； (e)、去除上述硬掩膜层，并在第一主面上淀积第二导电类型外延层，所述第二导电类型外延层填充在上述深沟槽内； (f)、对覆盖在第一主面上的第二导电类型外延层进行抛光和平坦化，去除第一主面上的第二导电类型外延层，以在半导体基板内形成若干所需规则排布交替分布的超结结构； (g)、在上述第一主面上，通过常规半导体工艺得到半导体器件对应的有源区与终端保护区，所述有源区包括平面型MOS结构或沟槽型MOS结构。
9.根据权利要求8所述具有新型终端结构的超结半导体器件制造方法，其特征是所述硬掩膜层为LPTE0S、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。
10.根据权利要求8所述具有新型终端结构的超结半导体器件制造方法，其特征是所述步骤(g)中，通过常规半导体工艺得到半导体器件对应的有源区与终端保护区后，同时得到位于有源区内的有源区超结结构及位于终端保护区内的终端保护区超结结构；所述终端保护区超结结构位于半导体基板的第一导电类型漂移区内；终端保护区超结结构包括第一导电类型第二柱及第二导电类型第二柱，第一导电类型第二柱与第二导电类型第二柱在第一导电类型漂移区内规则交替邻接排布，第一导电类型第二柱与第二导电类型第二柱由半导体基板的第一主面垂直向下在第一导电类型漂移区内延伸；第二导电类型第二柱对应邻近有源区的端部与第二导电类型第二阱区相交叠，以通过第二导电类型第二阱区与第二导电类型第一阱区等电位连接。
全文摘要
本发明涉及一种具有新型终端结构的超结半导体器件及其制造方法，其包括位于半导体基板上的有源区及终端保护区，有源区内包括有源区超结结构，终端保护区内包括终端保护区超结结构；终端保护区超结结构包括第一导电类型第二柱及第二导电类型第二柱，第一导电类型第二柱与第二导电类型第二柱在第一导电类型漂移区内规则交替邻接排布，第二导电类型第二柱对应邻近有源区的端部与第二导电类型第二阱区相交叠，以通过第二导电类型第二阱区与第二导电类型第一阱区等电位连接。本发明耐压特性好，终端保护区面积小，制造工艺简单，能提高半导体器件的集成度，降低制造成本。
文档编号H01L29/78GK102623504SQ201210088330
公开日2012年8月1日 申请日期2012年3月29日 优先权日2012年3月29日
发明者叶鹏, 朱袁正, 李宗青 申请人:无锡新洁能功率半导体有限公司