专利名称：具低切换速度的双极性马达驱动电路的制作方法
技术领域：
本实用新型涉及一种马达驱动电路，特别是针对一种具低切换速度的双极性马达驱动电路。
背景技术：
一般马达，例如步进马达及霍尔(Hall)马达，为使马达运转，需要使用控制旋转、停止及位置的控制电路，同时也需要有输出驱动器使激磁电流流过驱动线圈，因此有各种控制方法与激磁方法。在诸多方法中，双极性(Bipolar)驱动为其中被广泛使用的一种。
图7所示为双极性驱动器的结构，使用单一直流电源，4个NPN晶体管及一马达线圈，4个晶体管的基极输入分别为Ei1，Ei2，Ei3，Ei4，通过此四个基极输入，可使Q1、Q4’导通，Q2及Q3’不导通，使电流由直流电源正经由晶体管Q4’，节点N2，马达线圈，节点N1晶体管Q1而至负电源；或反向情形使Q2及Q3’导通，Q1及Q4’不导通，电流由直流电源正经由晶体管Q3’节点N1，马达线圈，节点N2，晶体管Q2而至负电源。
以上的习知双极性马达驱动电路，或类似的电路，遭遇两个困难点；(1)马达线圈为一电感性负载，根据电磁学原理，此电感会有一反电动势产生，其大小ΔV＝L*di/dt其中ΔV为电压变化量；L为电感值，di/dt为电流对时间的变化率。此一电压变化会在节点N1及N2上反应，若不加以处理会伤害连接于其上的Q1，Q2，Q3’及Q4’；
(2)Q1及Q3’，Q2及Q4’不可同时导通，否则会有大的直流短路电流通过，造成烧毁、过热或其它可靠性问题。
传统上的解决方式为在N1及N2上加上保护元件诸如电容稳压二极管，以及控制输入时序确保大直流短路电流不存在。
加上保护元件虽解决了两大困难点，但亦造成其他问题，例如电磁干扰，可靠性较弱或较占体积等。此外，时序控制也造成使用上的困难。
发明内容
鉴于上述的先前技术中加上保护元件造成电磁干扰可靠性较弱，较占体积等问题，且时序控制也使得使用困难。故本实用新型提供一种具低切换速度的双极性马达驱动电路，避免上述情形产生。
本实用新型的一个目的，在于提供一种可降低反电动势的马达驱动电路。
本实用新型的另一个目的在于提供一种无需特殊时序控制的马达驱动电器。
上述目的是藉由一种具低切换速度的双极性马达驱动电路来完成，其要点在于将控制马达开关的输入时序信号对转换成另一控制用时序信号对，该另一时序信号对满足(1)切换速度较低，具有延迟时间为微秒级；(2)彼此不重叠(Non-overlapping)，两时序信号所控制的晶体管不会同时导通。
由于马达的系统操作时间为毫秒级，因此具有微秒级的该低速时序信号对实质上并不影响马达的系统操作速度。藉由降低控制马达开闭的时序信号的切换速度，大大地降低马达线圈上所感应的电动势。另一方面由于两时序信号彼此不重叠，因此可确保在切换过程中不会有短路电流的产生。以上两点可确保电路元件的安全，使驱动电路具有高稳定性及可靠性。
根据以上所述的目的，本实用新型提供了一种具低切换速度的双极性马达驱动电路，包含一第一晶体管与一第二晶体管，用以吸收电流，该第一晶体管与该第二晶体管成共发射极并接地，该第一、第二晶体管基极分别接受一第一时序输入信号与一第二时序输入信号；一第三晶体管与一第四晶体管其连接成达灵顿结构，用以驱动电流至该第二晶体管集电极，该第四晶体管发射极连换该第一晶体管集电极；一第五晶体管与一第六晶体管，其连接成达灵顿结构，用以驱动电流至该第一晶体管集电极，该第六晶体管发射极连接该第二晶体管集电极，其中该第三晶体管与该第五晶体管共发射极并连接一第一外接电压，该第三晶体管基极串接一第一二极管与一第一电阻而连接于该第二晶体管集电极，该第五晶体管基极串接一第二二极管与一第二电阻而连接于该第一晶体管集电极；一第七晶体管与一第八晶体管其发射极分别接地，用以吸收电流，该第七晶体管与该第一晶体管共基极，该第八晶体管与该第二晶体管共基极；一第九晶体管与一第十晶体管，用以提供电流，该第九晶体管发射极连接于该第七晶体管与第一晶体管共基极的连接点，该第十晶体管发射极连接于该第八晶体管与第二晶体管共基极的连接点，其中，该第九晶体管与第十晶体管成共集电极并连接一第二外接电压；一第十一晶体管与一第十二晶体管，其连接成达灵顿结构，该第十一晶体管基极接受该第一时序输入信号，该第十一晶体管集电极与该第十二晶体管基极相连接并经由一第一电容接地，该第十二晶体管发射极经由一第三电阻而与该第九晶体管基极相连接；及一第十三晶体管与一第十四晶体管，其连接成达灵顿结构，该第十三晶体管基极接受该第二时序输入信号，该第十三晶体管集电极与该第十四晶体管基极相连接并经由一第二电容接地，该第十四晶体管发射极经由一第四电阻而与该第十晶体管基极相连接，其中该第十一晶体管与该第十三晶体管共发射极并连接该第二外接电压。
根据上述构想，其中双极性马达驱动电路更包含一第五电阻，位于该第一晶体管基极与发射极之间；一第六电阻位于该第二晶体管基极与发射极之间；一第七电阻，一端连接该第四晶体管基极，且另一端接地；一第八电阻一一端连接该第六晶体管基极，且另一端接地；一第九电阻一端连接该第九晶体管基极，且另一端接地；一第十电阻，一端连接该第十晶体管基极，且另一端接地；一第十一电阻，位于该第九晶体管集电极与该第二外接电压之间；及一第十二电阻，位于该第十晶体管集电极与该第二外接电压之间。
根据上述构想其中该第七晶体管集电极送出一第二信号至该第十四晶体管基极，且该第八晶体管集电极送出一第一信号至该第十二晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持为低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持为低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
根据上述构想，其中该第七晶体管集电极送出一第二信号至该第十四晶体管发射极，且该第八晶体管集电极送出一第一信号至该第十二晶体管发射极，当该第一晶体管未完全关闭时该第七晶体管的集电极保持为低电位造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持为低电位造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
根据上述构想，其中该第七晶体管集电极送出一第二信号至该第十晶体管基极，且该第八晶体管集电极送出一第一信号至该第九晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持为低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持为低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
根据以上所述的目的，本实用新型提供了一种具低切换速度的双极性马达驱动电路，包含一第一晶体管与一第二晶体管，用以吸收电流，该第一晶体管与该第二晶体管成共发射极并接地，该第一、第二晶体管基极分别接受一第一时序输入信号与一第二时序输入信号；一第三晶体管与一第四晶体管，其连接成达灵顿结构，用以驱动电流至该第二晶体管集电极，该第四晶体管发射极连接该第一晶体管集电极；一第五晶体管与一第六晶体管，其连接成达灵顿结构，用以驱动电流至该第一晶体管集电极，该第六晶体管发射极连接该第二晶体管集电极，其中该第三晶体管与该第五晶体管共发射极并连接一第一外接电压，该第三晶体管基极串接一第一二极管与一第一电阻而连接于该第二晶体管集电极，该第五晶体管基极串接一第二二极管与一第二电阻而连接于该第一晶体管集电极；一第七晶体管与一第八晶体管，其发射极分别接地，用以吸收电流，该第七晶体管与该第一晶体管共基极，该第八晶体管与该第二晶体管共基极；一第九晶体管与一第十晶体管，用以提供电流，该第九晶体管发射极经由一第三电阻连接于该第七晶体管与第一晶体管共基极的连接点，该第十晶体管发射极经由一第四电阻连接于该第八晶体管与第二晶体管共基极的连接点，其中，该第九晶体管与第十晶体管成共集电极并连接一第二外接电压；一第十一晶体管，其与该第九晶体管连接成达灵顿结构，该第十一晶体管基极接受该第一时序输入信号，该第十一晶体管集电极与该第九晶体管基极相连接并经由一第一电容接地；及一第十三晶体管，其与该第十晶体管连接成达灵顿结构，该第十三晶体管基极接受该第二时序输入信号，该第十三晶体管集电极与该第十晶体管基极相连接并经由一第二电容接地。
根据上述构想，其中双极性马达驱动电路更包含一第五电阻，位于该第一晶体管基极与发射极之间；一第六电阻，位于该第二晶体管基极与发射极之间；一第七电阻，一端连接该第四晶体管基极，且另一端接地；及一第八电阻，一端连接该第六晶体管基极，且另一端接地。
根据上述构想，其中该第七晶体管集电极送出一第二信号至该第十晶体管基极，且该第八晶体管集电极送出一第一信号至该第九晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持为低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持为低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
根据上述构想，其中该第七晶体管集电极送出一第二信号至该第十晶体管发射极，且该第八晶体管集电极送出一第一信号至该第九晶体管发射极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持为低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持为低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
本实用新型的优点在于由于马达的系统操作时间为毫秒级，因此具有微秒级的该低速时序信号对实质上并不影响马达的系统操作速度。藉由降低控制马达开闭的时序信号的切换速度大大地降低马达线圈上所感应的电动势。另一方面，由于两时序信号彼此不重叠，因此可确保在切换过程中不会有短路电流的产生，以上两点可确保电路元件的安全，使驱动电路具有高稳定性及可靠性。
为对本实用新型的结构、特征及其功效有进一步了解，兹列举具体实施例并结合附图详细说明如下。然而，除了详细描述外，本实用新型还可以广泛地在其他的实施例施行，且本实用新型的范围不受限定，以权利要求范围为准。
图1A～1C表示本实用新型的具低切换速度的双极性马达驱动电路的第一较佳实施例。
图2A～2C表示上述第一较佳实施例的变化样态。
图3A及3B表示本实用新型的具低切换速度的双极性马达驱动器路的第二较佳实施例。
图4A及4B表示上述第二较佳实施例的变化样态。
图5表示以本实用新型与先前技术作比较，在相同的输入信号之下，所分别得到的电流模拟结果。
图6表示以本实用新型与习知技术作比较，在相同的输入信号之下，所分别得到的电压模拟结果。
图7表示一种习知的双极性马达驱动器的结构。
具体实施方式
本实用新型的双极性马达驱动电路的第一较佳实施例示于图1A～1C，其中可分成A、B两部分，第一部分电路为图1A中虚线包围的部分，包含作为吸收电流用的NPN晶体管Q1与Q2，晶体管Q1与Q2成共发射极连接于接地点，此Q1与Q2的基极分别接受输入的时序信号Ei1与Ei2；作为形成驱动电流，与Q2同时导通的PNP晶体管Q3与NPN晶体管Q4连接成达灵顿结构，以及作为形成驱动电流，与Q1同时导通的PNP晶体管Q5与NPN晶体管Q6连接成达灵顿结构，Q3与Q5成共发射极连接于一外接电压VCC，Q4的发射极接到Q1的集电极，Q6的发射极接到Q2的集电极，Q3的基极再串接一个二极管D1与一电阻R1而接于Q2的集电极，Q6的基极再串接一个二极管D2与电阻R2而接于Q1的集电极，马达接于Q1与Q2两者的集电极之间。
第二部分电路包含作为吸收电流用的NPN晶体管Q7与Q8，两者的发射极均接地，Q7的基极接至Q1的基极，Q8基极接至Q2的基极；作为提供电流用的NPN晶体管Q9与Q10两者的集电极分别接至外接电压VDD，Q9的发射极连接于Q7与Q1两者的基极的连接点，用以提供Q7与Q1的基极电流，Q10的发射极连接于Q8与Q2两者的基极的连接点，用以提供Q8与Q2的基极电流；PNP晶体管Q11与NPN晶体管Q12连接成达灵顿结构，PNP晶体管Q13与NPN晶体管Q14连接成达灵顿结构，Q11与Q13的基极分别接受输入的时序信号Ei1与Ei2，Q11与Q13成共发射极连接而外接至外接电压VDD，Q11的集电极与Q12的基极的共同点经由电容C1而接地，Q13的集电极与Q14的基极的共同点经由电容C2而接地，Q1 2的发射极经由电阻R3而接至NPN晶体管Q9的基极。Q14的发射极经由电阻R4而接至NPN晶体管Q10的基极。
藉由将Q7的集电极信号OX2接至Q14的基极，且将该Q8的集电极信号OX1接至该Q1 2的基极(图1A)；或将OX2接至Q14的发射极，且将该OX1接至Q12的发射极(图1B)；或将OX2接至Q10的基极，且将该OX1接至Q9的基极(图1C)，使得(1)当Q1未完全关闭时，Q7的集电极电位OX2保持为低值(藉由适当的选择外加电压VDD大小与电阻值R3可控制Q7在饱和区操作)，造成Q2与Q4无法导通；(2)当Q2未完全关闭时，Q8的集电极电位OX1保持为低值(同样地，Q8被控制在饱和区操作)，造成Q1与Q6无法导通，因此，藉由信号OX2与OX1的反馈，可确保短路路径，即Q6、Q2同时导通，或该Q4、Q1同时导通的情况不会产生。
另一方面，藉由Q11、Q12、电容C1、与电阻R3所形成的部分电路，以及Q13、Q14、电容C2、与电阻R4所形成的部分电路，由于Q12或Q14的基极端所看到的等效电阻分别为各自的发射极电阻的β倍，因此，时间常数(＝RC值)被放大β倍达到降低切换速度的目的。
前述第一较佳实施例的变化样态示于图2A～2C中，相较于图1A～1C，另加了一些电阻如下Q1的基极与发射极之间及Q2的基极与发射极之间分别串接一电阻，Q4的基极、Q6的基极、Q9的基极、Q10的基极分别串接一电阻而接地，Q9的集电极与Q10的集电极分别串接一电阻然后接至外接电压VDD。藉由加上这些电阻则更易于调整电路上的一些参数。
本实用新型的第二较实施例示于图3A及3B中。参考图3A，其亦分成两部分，其中第一部分(虚线包围的)与图1A的第一部分完全相同，在此略过。
图3A的第二部分相较于图1A的第二部分，相异处在于Q12与Q14不复存在，详而言之，图1A中，左侧的Q11、Q12所形成的达灵顿结构以单一PNP晶体管Q11来取代，电阻R3亦移至Q9的发射极。右侧的情况亦类似，省略其说明。
类似于图1，反馈信号OX2与OX1亦有两种接法，说明如下藉由将Q7的集电极信号OX2接至Q10的基极，且将Q8的集电极信号OX1接至Q9的基极(如图3A)，或将OX2接至Q10的发射极，又将OX1接至Q9的发射极(如图3B)，同样可确保短路路径不会产生。
类似地，藉由Q11、Q9电容C1与电阻R3所形成的部分电路，以及Q13、Q10、电容C2、与电阻R4所形成的部分电路，由于Q9或Q10的基极端所看到的等效电阻分别为各自的发射极电阻的β倍，因此，时间常数被放大β倍，达到降低切换速度的目的。
同样地藉由对前述第二较佳实施例加上一些电阻，更易于调整电路上的一些参数。此种变化样态示于图4A及4B中，其中Q1的基极与发射极之间，Q2的基极与发射极之间分别串接一电阻，Q4的基极及该Q6的基极分别串接一电阻而接地。
参考图5，以图5A作为输入的时序信号Ei1与Ei2，分别加在习知技术(图7)与本实用新型(以图2A为例)的电路上，所得的输出电流分别显示于图5B与图5C中。图5A中，在横轴标示为200至210之间有一段时间，Ei1与Ei2均为低值，此时在习知技术的电路上(图5B)出现高达1.5A的大电流，足以伤害集成电路。而在本实用新型的电路上(图5C)，则电流一直保持在约5～371mA的范围，证明本实用新型能抑制大电流的产生。
参考图6，同样采用图5A所示的输入信号Ei1与Ei2，分别加在习知技术(图7)与本实用新型(以图2A为例)的电路上所得的输出电压(端子D0与DOB之间的电位差)分别显示于图6A与图6B中。比较该两图，可知图6A所示的习知电路中出现了超过90伏的突波，而图6B所示的本实用新型的电路中，最大的突波不超20伏，证明本实用新型能抑制大电压的产生。综合图5与图6，可知本实用新型相较于习知电路，提供良好的保护电路效果。
即使本实用新型是藉由举出多个较佳实施例来描述，但是本实用新型并不限定于所举出的实施例。先前虽举出与叙述的特定实施例，但是显而易见地，其它未脱离本实用新型所揭示的精神下，所完成的等效改变或修饰均应包含在本实用新型的申请专利范围内，此外，凡其它未脱离本实用新型所揭示的精神下，所完成的其他类似与近似改变或修饰，也均包含在本实用新型的申请专利范围内，同时应以最广的定义来解释本实用新型的范围，藉以包含所有的修饰与类似结构。
权利要求1.一种具低切换速度的双极性马达驱动电路，包含第一晶体管与第二晶体管，用以吸收电流，该第一晶体管与该第二晶体管成共发射极并接地，该第一、第二晶体管基极分别接受第一时序输入信号与第二时序输入信号；第三晶体管与第四晶体管，其连接成达灵顿结构，用以驱动电流至该第二晶体管集电极，该第四晶体管发射极连接该第一晶体管集电极；第五晶体管与第六晶体管，其连接成达灵顿结构，用以驱动电流至该第一晶体管集电极，该第六晶体管发射极连接该第二晶体管集电极，其特征是其中该第三晶体管与该第五晶体管共发射极并连接第一外接电压，该第三晶体管基极串接第一二极管与第一电阻而连接于该第二晶体管集电极，该第五晶体管基极串接第二二极管与第二电阻而连接于该第一晶体管集电极；设有第七晶体管与第八晶体管，其发射极分别接地，用以吸收电流，该第七晶体管与该第一晶体管共基极，该第八晶体管与该第二晶体管共基极；第九晶体管与第十晶体管，用以提供电流，该第九晶体管发射极连接于该第七晶体管与第一晶体管共基极的连接点，该第十晶体管发射极连接于该第八晶体管与第二晶体管共基极的连接点，其中该第九晶体管与第十晶体管成共集电极并连接第二外接电压；第十一晶体管与第十二晶体管，其连接成达灵顿结构，该第十一晶体管基极接受该第一时序输入信号，该第十一晶体管集电极与该第十二晶体管基极相连接并经由第一电容接地，该第十二晶体管发射极经由第三电阻而与该第九晶体管基极相连接；及第十三晶体管与第十四晶体管，其连接成达灵顿结构，该第十三晶体管基极接受该第二时序输入信号，该第十三晶体管集电极与该第十四晶体管基极相连接并经由第二电容接地，该第十四晶体管发射极经由第四电阻而与该第十晶体管基极相连接，其中该第十一晶体管与该第十三晶体管共发射极并连接该第二外接电压。
2.根据权利要求1所述的具低切换速度的双极性马达驱动电路，其特征是更包含一第五电阻，位于该第一晶体管基极与发射极之间；一第六电阻，位于该第二晶体管基极与发射极之间；一第七电阻，一端连接该第四晶体管基极，且另一端接地；一第八电阻，一端连接该第六晶体管基极，且另一端接地；一第九电阻，一端连接该第九晶体管基极，且另一端接地；一第十电阻，一端连接该第十晶体管基极，且另一端接地；一第十一电阻，位于该第九晶体管集电极与该第二外接电压之间；及一第十二电阻，位于该第十晶体管集电极与该第二外接电压之间。
3.根据权利要求1或2所述的具低切换速度的双极性马达驱动电路，其特征是其中该第七晶体管集电极送出一第二信号至该第十四晶体管基极，且该第八晶体管集电极送出一第一信号至该第十二晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
4.根据权利要求1或2所述的具低切换速度的双极性马达驱动电路，其特征是其中该第七晶体管集电极送出一第二信号至该第十四晶体管发射极，且该第八晶体管集电极送出一第一信号至该第十二晶体管发射极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
5.根据权利要求1或2所述的具低切换速度的双极性马达驱动电路，其特征是其中该第七晶体管集电极送出一第二信号至该第十晶体管基极，且该第八晶体管集电极送出一第一信号至该第九晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
6.一种具低切换速度的双极性马达驱动电路，包含第一晶体管与第二晶体管，用以吸收电流，该第一晶体管与该第二晶体管成共发射极并接地，该第一、第二晶体管基极分别接受第一时序输入信号与第二时序输入信号；第三晶体管与第四晶体管，其连接成达灵顿结构，用以驱动电流至该第二晶体管集电极，该第四晶体管发射极连接该第一晶体管集电极；第五晶体管与第六晶体管，其连接成达灵顿结构，用以驱动电流至该第一晶体管集电极，该第六晶体管发射极连接该第二晶体管集电极；其特征是该第三晶体管与该第五晶体管共发射极，并连接第一外接电压，该第三晶体管基极串接第一二极管与第一电阻而连接于该第二晶体管集电极，该第五晶体管基极串接第二二极管与第二电阻而连接于该第一晶体管集电极；设有第七晶体管与第八晶体管，其发射极分别接地，用以吸收电流，该第七晶体管与该第一晶体管共基极，该第八晶体管与该第二晶体管共基极；第九晶体管与第十晶体管，用以提供电流，该第九晶体管发射极经由第三电阻连接于该第七晶体管与第一晶体管共基极的连接点，该第十晶体管发射极经由第四电阻连接于该第八晶体管与第二晶体管共基极的连接点，其中，该第九晶体管与第十晶体管成共集电极并连接一第二外接电压；第十一晶体管，其与该第九晶体管连接成达灵顿结构，该第十一晶体管基极接受该第一时序输入信号，该第十一晶体管集电极与该第九晶体管基极相连接并经由第一电容接地；及第十三晶体管，其与该第十晶体管连接成达灵顿结构，该第十三晶体管基极接受该第二时序输入信号，该第十三晶体管集电极与该第十晶体管基极相连接并经由一第二电容接地。
7.根据权利要求6所述的具低切换速度的双极性马达驱动电路，其特征是更包含第五电阻，位于该第一晶体管基极与发射极之间；第六电阻，位于该第二晶体管基极与发射极之间；第七电阻，一端连接该第四晶体管基极，且另一端接地；及第八电阻，一端连接该第六晶体管基极，且另一端接地。
8.根据权利要求6或7所述的具低切换速度的双极性马达驱动电路，其特征是其中该第七晶体管集电极送出第二信号至该第十晶体管基极，且该第八晶体管集电极送出第一信号至该第九晶体管基极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时导通。
9.根据权利要求6或7所述的具低切换速度的双极性马达驱动电路，其特征是其中该第七晶体管集电极送出第二信号至该第十晶体管发射极，且该第八晶体管集电极送出第一信号至该第九晶体管发射极，当该第一晶体管未完全关闭时，该第七晶体管的集电极保持低电位，造成该第二晶体管与该第四晶体管无法导通，用以防止该第一晶体管与该第四晶体管同时导通，当该第二晶体管未完全关闭时，该第八晶体管的集电极保持低电位，造成该第一晶体管与该第六晶体管无法导通，用以防止该第二晶体管与该第六晶体管同时等通。
专利摘要一种具低切换速度的双极性马达驱动电路，其要点在于将控制马达开关的输入时序信号对转换成另一控制用时序信号对，该另一时序信号对满足(1)切换速度较低具有延迟时间为微秒级；(2)彼此不重叠(Non－overlapping)，两时序信号所控制的晶体管不会同时导通。由于马达的系统操作时间为毫秒级，因此具有微秒级的该低速时序信号对实质上并不影响马达的系统操作速度。藉由降低控制马达开闭的时序信号的切换速度大大地降低马达线圈上所感应的电动势。另一方面，由于两时序信号彼此不重叠，因此可确保在切换过程中不会有短路电流的产生，以上两点可确保电路元件的安全，使驱动电路具有高稳定性及高可靠性。
文档编号H02P8/06GK2691164SQ20042000574
公开日2005年4月6日 申请日期2004年3月4日 优先权日2004年3月4日
发明者林逸彬, 林登财 申请人:易亨电子股份有限公司