专利名称：用于直流-直流转换器的具有降低电磁干扰的时钟发生器的制作方法
技术领域：
本发明大体涉及集成电路设计，特别涉及一种具有降低电磁干扰(EMI) 的时钟发生器。
背景技术：
直流-直流(DC-DC)转换器是重要电路模块之一， 一般来说嵌入于便携 式电子器件中，例如便携式电话、个人数字助理及手提计算机。这些便携式 器件由电池供电，而这些电池供电时电压电平不易被器件内部电路模块利用。 此外，由电池供应的电源电压电平随着其存储电能同时间流逝而消耗而降低。 DC-DC转换器起的作用就是将由电池供应的电源电压电平转换成能被便携式 器件内部电路模块使用的电平，甚至当供应电能降低时也可以。
DC-DC转换器一般来说与时钟发生器一起使用，时钟发生器可控制电池 的电能输出以获得更高的电能效率。时钟发生器输出时钟信号以便以 一预定 频率接通及切断供应给DC-DC转换器的DC电压，以便控制电池内存储的电能 转换时间的选择。这种转换方案比线性转换方案更有效，在线性转换方案中， 多余的电能必须以废物形式驱散掉。
传统时钟发生器的一个缺点就是特别容易产生电磁干扰(EMI),这是由 执行快速转变信号的其它电路在电路电子元件中引起多余信号的一种现象。 这扰乱、阻碍并降低了受EMI影响的电路性能。如此一来，渴望设计一种比 用于DC-DC转换器的传统设计引起更少EMI的时钟发生器。
发明内容
本发明揭示一种时钟发生器，在本发明一实施例中，该时钟发生器包括: 一用于产生一恒定电流的电流源； 一用于产生一镜电流的电流镜，该电流镜 耦合在一 电源电压与该电流源之间，该镜电流等于该恒定电流乘上一预定值； 以及，当一电容电压低于一预定临界电压时对该电容充电，并当该电容电压 高于该预定临界电压时对该电容放电，从而以一预定频率产生一时钟信号的
一充电控制模块，该充电控制模块与该电流源及该电流镜耦合；其中，该充 电控制模块通过改变该预定临界电压来调整该预定频率。
然而，可结合附图，从下列具体实施方式
中理解本发明操作的结构和方 法，及其它的目的和优点。
图l是显示传统时钟发生器的示意图2是根据本发明一实施例的时钟发生器的示意图3是显示传统时钟发生器的频谱图4是显示根据本发明一实施例被提议的时钟发生器的频镨图。
具体实施例方式
下面来描述具体实施例的构成及布置，来简化本揭示。当然这些仅仅是 实例，而并不意图是限制性的。此外，本揭示可在不同实施例中重复参考标 号和/或字母。这种重复是为了简洁清楚的目的，其本身并不表明所讨论的不 同实施例和/或构造之间的关系。
图l显示可用于DC-DC转换器的传统时钟发生器100,时钟发生器IOO 包含PM0S晶体管102、 104、 106,丽0S晶体管108、 110，比较器114，放大 器112,电容116及包括许多连续耦合电阻的电阻^^莫块118。丽OS晶体管108、 电阻模块118及放大器112 —起形成提供一恒定电流(I )的电流源。PMOS 晶体管102、 104形成电流镜，该电流镜反射流过PMOS晶体管102的电流， 产生流过PMOS晶体管104的镜电流。比较器114具有通过节点120与电容 116耦合的一第一输入端以及接收来自电阻模块118的电压信号的一第二输 入端。在最初始状态时，节点120处电压低于由电阻模块118产生的输出信 号的电压，并且比较器114产生一弱输出信号以开启PMOS晶体管106。这就 允许镜电流流过PMOS晶体管106对电容116充电。当电容在充电时，节点 120处电压升高，直到超过电阻模块118产生的临界电压。此时，比较器114 产生一强输出信号，关闭PMOS晶体管106并开启丽OS晶体管对电容116放 电。 一旦节点120处电压降至电阻模块118产生的临界电压以下，比较器114 将关闭丽OS晶体管110,开启PMOS晶体管，又开始对电容116充电。值得 注意的是，放电过程比充电过程快很多。因此，节点120处的时钟信号将具
有锯齿样波形。节点120处时钟信号的锯齿样波形的频率由下列等式确定； f=I/(C*V)其中，f代表频率，I代表电流源产生的电流，C代表电容116的电容量, V代表临界电压，在临界电压之上，对电容116放电。集成电路设计领域的 技术人员可理解，时钟发生器100引起的EMI取决于其产生的时钟信号频率。 为了控制EMI,集成电路设计者渴望调整时钟信号频率。传统地，该频率通 过改变电流(I)或电容量(C)来调节。然而，这两种方法都需要重新设计实现 时钟发生器100的半导体结构。为了在半导体材料上实施修改的时钟发生器， 这种重新设计工艺根据修改电路布局可导致高昂的成本。图2是根据本发明一实施例的时钟发生器200。时钟发生器200包含电 流源202，耦合在电源电压VDD与电流源202之间的电流镜204,以及耦合在 电流源202、电流镜204和电气接地VSS间的充电控制模块206。电流源202包含薩OS晶体管208，丽OS晶体管208具有通过电流镜204 耦合于电源电压VDD的漏极及通过电阻模块210耦合于电气接地VSS的源极， 电阻模块210包括若干连续耦合电阻。NMOS晶体管208的栅极由放大器212 的输出控制，放大器212具有接收基准电压的一第一输入端及耦合于电阻模 块210的一第二输入端。当在放大器212 —输入端处接收到的基准电压等于 耦合于电阻模块210的放大器212另一输入端处接收到的电压时，电流源202 提供一恒定电流。电流镜204包含二 PMOS晶体管214及216。 PMOS晶体管214具有耦合于 电源电压VDD的一源极、耦合于NMOS晶体管208漏极的一漏极。PMOS晶体 管216具有耦合于电源电压VDD的一源极、耦合于充电控制模块206的一漏 极及连接于PMOS晶体管214栅极的一栅极，而PMOS晶体管214栅极还与其 自身漏极连接。电流镜204产生一镜电流，该镜电流等于电流源202产生的 恒定电流乘于一预定值。充电控制模块206包含PMOS晶体管218、 NMOS晶体管220、比较器222、 多路复用器224及逻辑控制器226。多路复用器224具有若干耦合于电阻模 块210的输入端，用于接收不同电压电平时的输出信号。逻辑控制器226与 多路复用器224耦合，以从接收来自电阻模块210的输出信号中选出电压电 平作为其输出。比较器222具有耦合于多路复用器224输出的一第一输入端 及经过节点230耦合于电容228的一第二输入端。比4交器222具有耦合于PMOS 晶体管218及固0S晶体管220的栅极的输出端，其中，PMOS晶体管218具 有耦合于PMOS晶体管216漏极的源极，丽OS晶体管220具有耦合于电气接 地VSS的源极。PMOS晶体管218及丽OS晶体管220的漏极一起在节点230处连接。在操作的最初状态，节点230处的电压低于多路复用器224产生的输出 电压，比较器222产生一弱输出信号来开启PM0S晶体管218。这就允许镜电 流流过PMOS晶体管218来对电容228充电。当电容在充电时，节点230处电 压升高，直到超过多路复用器224产生的输出电压。此时，比较器222产生 一强输出信号，来关闭PMOS晶体管218并开启丽OS晶体管220以对电容228 放电。 一旦节点230处电压降至多路复用器224产生的输出电压以下，比较 器222将关闭丽OS晶体管220，开启PMOS晶体管218,又开始对电容充电。 因此，节点230将产生一锯齿样波形的时钟信号。充电控制模块206能调节电容228从充电模式转换至放电模式时的临界 电压。如上所述，时钟信号的频率由等式f-I/(OV)确定，临界电压V越低， 时钟信号频率越高。在该实施例中，临界电压通过改变被选出的从电阻模块 210传送至比较器222的输出信号的电压电平来调整。多路复用器224产生 的电压电平越高，PMOS晶体管218及NMOS晶体管220将在越高的临界电压 时开启和关闭，因而，节点230处产生的时钟信号频率越低。由于时钟发生 器200引起的EMI取决于其产生的时钟信号频率，通过控制时钟信号频率， 时钟发生器200能够控制其引起的EMI。图3和图4分别显示传统的和被提议的时钟发生器的频谱，该频i普由通 用电路模拟程序(Simulat ion Program wi th Integrated Circuit Emphasis) (SPICE)的模拟器而模拟出，该模拟器是一种用来模拟及分析电子系统的工 具。X轴代表频率、y轴代表电能。图3显示的传统时钟发生器的频语在峰频 率处的总电能高于图4显示的被提议时钟发生器的频谱在峰频率处的总电 能。因此，被提议的时钟发生器能有效地降低其频谱的主频和谐频的电能。 随着输出噪声电能的降低，由被提议的时钟发生器引起的EMI因而可显著地 降低。述部件和工艺具体实施例以助于阐明本发明。当然，它们仅仅是实施例，而
不是限制权利要求中描述的发明。尽管在此仅用一个或多个具体实施例说明及描述本发明。然而，既然可 做出未脱离本发明思想及权利要求等同范围的其它变化形式及结构，因此其 并不企图受所显示的细节的限制。相应地，本发明的保护范围当视本发明的 申请权利要求所界定者为准。
权利要求
1. 一种时钟发生器，包括一用于产生一恒定电流的电流源；一用于产生一镜电流的电流镜，该电流镜耦合在一电源电压与该电流源之间，该镜电流等于该恒定电流乘上一预定值；以及，当一电容电压低于一预定临界电压时对该电容充电，并当该电容电压高于该预定临界电压时对该电容放电，从而以一预定频率产生一时钟信号的一充电控制模块，该充电控制模块与该电流源及该电流镜耦合；其中，该充电控制模块是通过改变该预定临界电压来调整该预定频率的充电控制模块。
2. 如权利要求1所述的时钟发生器，其特征在于，该电流镜包括 一第一 PM0S晶体管，该第一 PM0S晶体管具有一耦合于该电源电压的源才及、 一耦合于该电流源的漏极及一栅极；以及，一第二PM0S晶体管，该第二PM0S晶体管具有一耦合于该电源电压的源 极、 一耦合于该充电控制模块的漏极及一耦合于该第一PMOS晶体管栅极的栅 极。
3. 如权利要求2所述的时钟发生器，其特征在于，该电流源包括 一第一 NM0S晶体管，该第一 画0S晶体管具有一耦合于该第一 PM0S晶体管漏极的漏极；一电阻模块，该电阻模块耦合在该第一應OS晶体管与一电气接地之间； 以及，一放大器，该放大器具有一耦合于一基准电压的第一输入端、 一耦合于 该电阻模块的第二输入端及一耦合于该第一 丽0S晶体管栅极的输出端。
4. 如权利要求3所述的时钟发生器，其特征在于，该电阻模块包括当该 恒定电流通过时用于提供不同电压电平的若干连续耦合电阻。
5. 如权利要求4所述的时钟发生器，其特征在于，该充电控制模块包括 一耦合于该电阻模块以接收该不同电压电平的多路复用器。
6. 如权利要求5所述的时钟发生器，其特征在于，该充电控制模块包括 一与该多路复用器耦合以控制该多路复用器并产生一选自由该电阻模块所提 供的不同电压电平的输出信号的逻辑控制器。
7. 如权利要求6所述的时钟发生器，其特征在于，该充电控制模块包括 一第三PM0S晶体管，该第三PM0S晶体管具有一耦合于该第二 PM0S晶体管漏 极的源极及一耦合于该电容的漏极。
8. 如权利要求7所述的时钟发生器，其特征在于，该充电控制模块包括 一第二 NM0S晶体管，该第二丽0S晶体管具有一耦合于该第三PM0S晶体管漏 极及该电容的漏极、 一耦合于该电气接地的源极及一耦合于该第三PM0S晶体 管栅极的栅极。
9. 如权利要求8所述的时钟发生器，其特征在于，该充电控制模块包括 一比较器，该比较器具有一输出端，该输出端耦合于该第三PMOS晶体管与该第二画OS晶体管的 栅极；一第一输入端，该第一输入端耦合于该第三PM0S晶体管的漏极、该第二 NM0S晶体管的漏极及该电容；以及，一第二输入端，该第二输入端耦合于接收该输出信号的多路复用器。
10. 如权利要求9所述的时钟发生器，其特征在于，该预定临界电压通 过选择具有该逻辑控制器的多路复用器输出信号的电压电平所控制。
11. 一种用于直流对直流转换器的时钟发生器，包括 一用于产生一恒定电流的电流源；一用于产生一镜电流的电流镜，该电流镜耦合在一电源电压与该电流源 之间，该镜电流等于该恒定电流乘以一预定值；以及，一充电控制模块，该充电控制模块具有一第一组输入端，该第一组输入 端耦合于从该电流源接收多于一个电压电平输入信号的电流源；及该充电控 制模块具有当一电容电压低于一预定临界电压时以传递该镜电流对该电容充 电，及当该电容电压高于该预定临界电压时对该电容放电，从而以一预定频 率产生一时钟信号的至少 一第二输入端，该第二输入端耦合于该电流镜；其中，该充电控制模块是通过选择从该电流源接收输入信号的电压电平 来调整该预定频率，以改变该预定临界电压的充电控制模块。
12. 如权利要求11所述的时钟发生器，其特征在于，该电流镜包括 一第一PM0S晶体管，该第一PM0S晶体管具有一耦合于该电源电压的源极、 一耦合于该电流源的漏极及一栅极；以及，一第二PM0S晶体管，该第二PM0S晶体管具有一与该电源电压耦合的源 极、 一与该充电控制模块耦合的漏极及一与该第一PMOS晶体管栅极耦合的栅 极。
13. 如权利要求12所述的时钟发生器，其特征在于，该电流源包括 一第一腿0S晶体管，该第一麵0S晶体管具有一与该第一PMOS晶体管漏极耦合的漏极；一电阻模块，该电阻模块耦合在该画OS晶体管的源极与一电气接地之 间；以及，一放大器，该放大器具有一与一基准电压耦合的第一输入端、 一与该电 阻模块耦合的第二输入端及一与该第一 丽0S晶体管栅极耦合的输出端。
14. 如权利要求13所述的时钟发生器，其特征在于，该电阻模块包括提 供由该充电控制模块接收输入信号的电压电平的若干连续耦合电阻。
全文摘要
一种时钟发生器，包括一用于产生一恒定电流的电流源；一用于产生一镜电流的电流镜，该电流镜耦合在一电源电压与该电流源之间，该镜电流等于该恒定电流乘上一预定值；以及，当一电容电压低于一预定临界电压时对该电容充电，并当该电容电压高于该预定临界电压时对该电容放电，从而以一预定频率产生一时钟信号的一充电控制模块，该充电控制模块与该电流源及该电流镜耦合；其中，该充电控制模块通过改变该预定临界电压来调整该预定频率。
文档编号H02M1/00GK101212171SQ200710127068
公开日2008年7月2日 申请日期2007年6月28日 优先权日2006年12月28日
发明者徐国钧 申请人:台湾积体电路制造股份有限公司