专利名称：发送器、接口装置和车载通信系统的制作方法
技术领域：
本发明涉及一种具有转换速率(slew rate)控制功能的发送器和使用该发送器的接口装置及车载通信系统。
背景技术：
图6是示出根据现有技术的具有转换速率控制功能的发送器的电路图。对于根据现有技术的发送器，切换控制器306响应于输入信号IN的上升沿操作，接通开关301，切断开关302。根据这种切换控制，充电电流Il (电流值=+1)从恒流源303经由开关301流入到电容器305(电容=C)中。因此，从电容305的一端(高电势侧)得出的输出信号OUT 的电压值响应于充电电流11的电流值和电容器305的电容开始以恒定的转换速率SRl (SRl = +I/C[V/S])上升。当输出信号OUT的电压值达到基准电压Vref时，切换控制器306切断开关301。 由于这种切换控制，输出电压VOUT由电容器305保持成与基准电压Vref近似相同。切换控制器306响应于输入信号IN的下降沿切断开关301，接通开关302。由于该切换控制，放电电流12(电流值=-I)从电容器305经由开关302提供给恒流源304。因此，输出信号OUT的电压值响应于放电电流12的电流值和电容器305的电容开始以恒定的转换速率 SR2 (SR2 = -I/C[V/S])下降。车载通信系统的现有技术在日本专利公布No. 2009-202720中公开。
发明内容
在根据现有技术的上述发送器中，充电电流Il的电流值和放电电流12的电流值被设为预定值，关于输出信号OUT的上升沿转换速率SRl和下降沿转换速率SR2设为预定值。因此，如果基准电压Vref保持恒定值，则输出信号OUT的上升时间和下降时间保持为恒定值。然而，如果基准电压Vref较大地波动，则输出信号OUT的上升时间和下降时间也较大地波动，如图7所示。于是，造成了输入信号IN和输出信号OUT之间的占空比的波动。在一些实施方式中，本发明提供了一种发送器，所述发送器减小了由电源电压的波动造成的输入信号和输出信号的占空比波动。在一些实施方式中，本发明也提供了一种使用该发送器的接口装置和车载通信系统。在一个方面中，所述发送器包括电容器，从所述电容器的一端引出充电电压；第一恒流源，所述第一恒流源用于生成所述电容器的充电电流；第二恒流源，所述第二恒流源用于生成所述电容器的放电电流；充电/放电控制器，所述充电/放电控制器用于基于发送输入信号的逻辑电平以及充电电压和基准电压之间的比较结果，来执行对所述电容器的充电/放电控制；输出级，所述输出级用于生成发送输出信号，发送输出信号的转换速率响应于充电电压而设定，所述发送输出信号的幅度响应于输出侧电源电压而设定。所述发送器还包括基准电压生成器，用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器， 用于使充电电流和放电电流的电流值依赖于基准电压而波动。
根据以下的描述和附图，将清楚其它的特征、元件、步骤、优势和特点。
图1是示出车载通信系统的结构示例的框图。
图2是示出发送器10的示意性结构的电路图。
图3是示出发送器10的前端具体结构的电路图。
图4是用于解释发送器10的操作的信号波形图。
图5是示出发送器10的后端的另一示例的电路图。
图6是示出根据现有技术的具有转换速率控制功能的发送器的电路图。
图7是用于解释占空比的波动的信号波形图。
图8是示出开放漏极输出级的第一结构示例的电路图。
图9是示出开放漏极输出级的第二结构示例的电路图。
图10是示出二极管122的模式结构的竖直剖视图。
图11是示出开放漏极输出级的第三结构示例的电路图。
图12是示出接收器20的第一结构示例的电路图。
图13是示出接收器20的第二结构示例的电路图。
图14是示出接收器20的第三结构示例的电路图。
图15是示出以PNP双极晶体管形成的二极管的图。
具体实施例方式图1是示出车载通信系统的结构示例的框图。在该图中示出的车载通信系统包括 ECU (电子控制单元)1、LIN (本地互联网，Local Interconnect Network)接口部2和LIN总线3。E⑶1是用于控制车载装置的微机单元。连接至LIN总线3的EOTl嵌入到不需要高速响应的装置(例如，操控部、门反射镜的驱动器、电动车窗的驱动器)中。LIN接口部2是用于控制E⑶1和LIN总线3之间的双向通信的接口装置，包括发送器10和接收器20。发送器10形成在从E⑶1至LIN总线3的信号发送路径上。发送数据TxD被提供给发送器10，发送器10将总线信号SB提供给LIN总线3。接收器20形成在从LIN总线3至E⑶1的信号接收路径上。总线信号SB被提供至接收器20，接收器20提供接收数据RxD。发送器10和接收器20的结构和操作将在下文更详细地描述。当向LIN总线3提供总线信号SB时，从E⑶1提供至发送器10的使能控制信号 EN被转换成允许从发送器10进行输出的逻辑电平，且发送器10的输出级成为允许输出的状态。当从LIN总线3提供总线信号SB时，使能控制信号EN被转换成禁止从发送器10进行输出的逻辑电平，且发送器10的输出级成为禁止输出的状态(即，高阻抗状态)。在典型的实施方式中，对于用于E⑶1的发送数据TxD和接收数据RxD(E⑶1以 3V或5V驱动)，信号的高电平等于ECU侧电源电压VI，信号的低电平等于地电压。这两种信号都是小幅度信号(例如，LVTTL(低电压晶体管-晶体管逻辑)信号，其高电平小于2V， 其低电平小于0.8V)。另一方面，对于总线信号SB，该信号的高电平等于总线侧电源电压 V2 (例如，5V至27V)，该信号的低电平等于地电压，该信号是大幅度信号。因此，在发送器10和接收器20中设置有电平移动功能。在发送器10中设置有转换速率控制功能。LIN总线3是用于车载通信网络(LIN)的低成本串行信号传输线路，其与CAN(控制器局域网)或FlexRay的功能相比，不需要宽的带宽或多用途。对于LIN总线3，使用主-从控制技术。LIN主设备和LIN从设备(或多个从设备)用于主-从控制技术。总线信号SB经由LIN总线3通信的传输速率低(最多201A/S)。图2所示的发送器10包括开关101和102、恒流源103和104、电容器105、切换控制器106、基准电压生成器107、恒流控制器108、放大器109、NMOS FET 110-112, PMOS FET 113和114、以及电阻器115和116。开关101基于来自于切换控制器106的指令来导通或截止电容器105和恒流源 103之间的连接节点。开关102基于来自于切换控制器106的指令来导通或截止电容器105 和恒流源104之间的连接节点。恒流源103生成用于电容器105的充电电流II。恒流源103的一端连接至E⑶侧电源电压Vl的电压供给端子，恒流源103的另一端连接至开关101。恒流源104生成用于电容器105的放电电流12。恒流源104的一端连接至开关102，恒流源104的另一端连接至地端子。充电电压Va从电容器105的一端(高电势侧)获得(提供)。切换控制器106响应于E⑶侧电源电压Vl的输入进行操作，并响应于发送输入信号IN(IN等价于图1中所示的发送数据TxD)的逻辑电平且响应于充电电压Va和基准电压 Vref之间的比较结果来执行对开关101和102的通-断控制。当开关101接通而开关102 断开时，充电电流Il流入电容器105中。当开关101断开而开关102接通时，放电电流12 从电容器105获得(提供)。当充电电压Va被充电至电容器105时，如果开关101和102 断开，则电容器105的充电电压Va保持为恒定值。因此，形成充电/放电控制器，其借助于开关101、102和切换控制器106来控制电容器105的充电和放电。之后将对充电/放电控制器(101、102和106)的操作和结构进行描述。基准电压生成器107依赖于总线侧电源电压V2来控制基准电压Vref。恒流控制器108响应于ECU侧电源电压Vl的输入进行操作，控制充电电流Il和放电电流12的电流值。之后将对基准电压生成器107和恒流控制器108的操作和结构进行描述。放大器109、晶体管110-114以及电阻器115和116是构成发送器10的输出级的电路元件。放大器109的非反相输入端子(+)连接至提供充电电压Va的电压供给端子(电容器105的高电势端子)。反相输入端子(_)连接至电阻器115的第一端子。放大器109 的输出连接至晶体管110的栅极端子。放大器109的上侧电源端子连接至ECU侧电源电压 VI。放大器109的下侧电源端子连接至地端子。晶体管110的源极端子和晶体管110的背栅极都连接至电阻器115的第一端子。电阻器115的第二端子连接至地端子。晶体管110 的漏极端子连接至晶体管113的漏极端子。晶体管113的源极端子和晶体管113的背栅极都连接至E⑶侧电源电压VI。晶体管114的源极端子和晶体管114的背栅极都连接至E⑶ 侧电源电压VI。晶体管113的栅极端子和晶体管114的栅极端子都连接至晶体管113的源极端子。晶体管114的漏极端子连接至晶体管111的漏极端子。晶体管111的源极端子和晶体管112的源极端子都连接至地端子。晶体管111的背栅极和晶体管112的背栅极都连接至地端子。晶体管111和112的栅极端子都连接至晶体管111的源极端子。晶体管112 的漏极端子连接至从中提供发送输出信号OUT的输出端子。晶体管112的漏极端子经由电阻器116连接至总线侧电源电压V2。对晶体管110的栅极信号的反馈控制由放大器109来实现，以使提供给电阻器 115(电阻值=R115)的第一端子的电压与充电电压Va相等。于是，流过晶体管113的电流13被调整成与充电电压Va成比例的电流值(最大电流值=Vref/R115)。晶体管113 和114形成电流镜像电路(镜像比=1 1)，电流13被复制为流过晶体管114的电流14。 因此，电流14也成为与充电电压Va成比例的电流值(最大电流值=Vref/R115)。晶体管 111和112形成电流镜像电路(镜像比=1 1)，晶体管112的栅极电压响应于电流14的电流值受到控制。于是，如果电流14的电流值增加，则晶体管112的栅极电压增加，晶体管 112的导通程度变高。于是，晶体管112是开放漏极(open drain)晶体管，其导通程度根据充电电压Va受到控制。从晶体管112的漏极端子提供的发送输出信号OUT的转换速率根据充电电压Va设定。发送输出信号OUT的幅度根据总线侧电源电压V2设定。图3是示出发送器10的具体结构(在前端形成的充电电压Va的生成器)的电路图。PMOS FET Pl用作开关101。匪OS FET附用作开关102。PMOSFET P2用作恒流源 103。NMOS FET N2 用作恒流源 104。晶体管Pl的源极端子和背栅极连接至晶体管P2的漏极端子。晶体管P2的源极连接至ECU侧电源电压VI。晶体管P2的背栅极连接至ECU侧电源电压VI。晶体管Pl和晶体管m的漏极端子都连接至充电电压Va的电压供给端子。晶体管m的源极和晶体管 Nl的背栅极都连接至晶体管N2的漏极端子。晶体管N2的源极端子和背栅极都连接至地端子。切换控制器106包括比较器CMPl和逻辑和运算电路0R1。比较器CMPl的非反相输入端子⑴连接至充电电压Va的电压供给端子。比较器CMPl的反相输入端子㈠连接至基准电压Vref的电压供给端子。比较器CMPl的上侧电源端子连接至E⑶侧电源电压Vl 的电压供给端子。比较器CMPl的下侧电源端子连接至地端子。逻辑和运算电路OR的第一输入端子连接至比较器CMPl的输出端子。逻辑和运算电路OR的第二输入端子连接至发送输入信号IN的输入端子。发送输入信号IN的输入端子也连接至晶体管m的栅极端子。逻辑和运算电路ORl的输出端子连接至晶体管Pl的栅极端子。逻辑和运算电路ORl的上侧电源端子连接至ECU侧电源电压VI。逻辑和运算电路ORl的下侧电源端子连接至地端子。基准电压生成器107包括电阻器Rl和电阻器R2，这两个电阻器串联连接在总线侧电源电压V2和地端子之间，基准电压Vref从电阻器的连接节点获得(提供)。通过电阻梯形电路，总线侧电源电压V2被除以预定比率α，从而生成基准电压Vref。该比率α (例如 α = 1/2)基于将R2除以R1+R2的计算而设定，因此Vref基于α乘以V2的计算而设定。 因此，基准电压Vref(= a*V2)易于根据总线侧电源电压V2 (与总线侧电源电压V2成比例)来控制。恒流控制器108包括放大器AMPl，匪OS FET N3和N4，PMOSFET P3和P4以及电阻器R3。放大器AMPl的非反相输入端子(+)连接至基准电压Vref的电压供给端子。放大器AMPl的反向输入端子(_)连接至电阻器R3的第一端。放大器AMPl的输出端子连接至晶体管N3的栅极端子。放大器AMPl的上侧电源端子连接至ECU侧电源电压Vl的输入端子。放大器AMPl的下侧电源端子连接至地端子。晶体管N3的源极端子和晶体管N3的背栅极都连接至晶体管R3的第一端。电阻器R3的第二端连接至地端子。晶体管N3的漏极端子连接至晶体管P3的漏极端子。晶体管P3的源极端子和背栅极都连接至ECU侧电源电压VI。晶体管P4的源极端子和背栅极都连接至E⑶侧电源电压VI。晶体管P2至P4的栅极端子中的每一个均连接至晶体管N3的源极端子。晶体管P4的漏极端子连接至晶体管N4 的漏极端子。晶体管N4的源极端子和背栅极都连接至地端子。晶体管N2的栅极端子和晶体管N4的栅极端子都连接至晶体管N4的源极端子。对晶体管N3的栅极信号的反馈控制由放大器AMPl来进行，以使提供给电阻器R3 的第一端的电压与基准电压Vref相等。于是，流过晶体管P3的基准电流IO被调整成与基准电压Vref成比例的电流值I (I = Vref/R3 = ( α *V2)/R3)。晶体管P2和P3形成电流镜像电路(镜像比=1 1)，基准电流IO被复制为流过晶体管P2的充电电流II。晶体管 P3和P4形成电流镜像电路(镜像比=1:1)，晶体管N2和N4形成电流镜像电路(镜像比=1 1)。基准电流IO被复制为流过晶体管N2的放电电流12。于是，恒流控制器108包括基准电流生成器(AMP1和N3和旧)，所述基准电流生成器基于从电压至电流的转换将基准电压Vref转换成基准电流10。恒流控制器108还包括电流镜像电路(P3和P4和N4)，所述电流镜像电路将基准电流IO复制，并生成充电电流Il 和放电电流12。图4是用于解释发送器10(以图2和图3所示的结构形成)的操作的信号波形图，依次示出了发送输入信号IN、比较器CMPl的比较信号kmp、晶体管Pl的栅极信号G1、 晶体管m的栅极信号G2、充电电压Va和发送输出信号OUT。在时刻til之前，发送输入信号IN保持在高电平，输出信号OUT保持在高电平(= 总线侧电源电压V2)。在时刻tll，发送输入信号IN从高电平变为低电平，然后栅极信号Gl和G2都变为低电平。结果，晶体管Pi导通，晶体管m截止。基于该切换控制，充电电流11(电流值 =+D从晶体管P2经由晶体管Pl流入电容器105(电容=C)。结果，从电容器105的一端(高电势侧)获得(提供)的充电电压Va开始以恒定的转换速率SRl上升。转换速率 SR1( = +I/C[V/S])基于充电电流Il的电流值和电容器105的电容。此时，充电电压Va没有达到基准电压Vref，比较信号kmp保持在低电平。对于流过输出级的电流13和14，这两个电流都具有与充电电压Va成比例的电流值，晶体管112的导通程度根据充电电压Va 的上升而变高，发送输出信号OUT开始从高电平(=总线侧电源电压V2)以恒定的转换速率SR3下降。因此，发送输出信号OUT下降时的转换速率SR3根据充电电压Va而设定。然后，在时刻112，当充电电压Va达到基准电压Vref时，比较信号kmp从低电平变成高电平。从逻辑和运算电路ORl提供的栅极信号Gl变成高电平，而与发送输入信号IN 的逻辑电平无关。因此，晶体管Pl截止，充电电压Va由电容器105保持在基准电压Vref。 期望比较器CMPl具有迟滞特性，以保持比较信号kmp的逻辑电平稳定。而且，在时刻tl2， 发送输出信号OUT下降至低电平(=几乎为0V)。在时刻tl3，当发送输入信号IN从低电平上升到高电平时，两个栅极信号Gl和G2 都上升到高电平(即，在时刻tl3之前，栅极信号Gl是高电平)。结果，晶体管Pl保持在截止状态，晶体管W导通。根据该切换控制，放电电流12(电流值=-I)从电容器105经由晶体管W提供给晶体管N2。因此，充电电压Va开始以恒定的转换速率SR2下降。转换速率SR2( = -I/C[V/S])基于放电电流12的电流值和电容器105的电容。此时，比较信号kmp 从高电平变成低电平。晶体管112的导通程度根据充电电压Va而变低，发送输出信号OUT 开始从低电平以恒定的转换速率SR4上升。所述转换速率SR4基于充电电压Va而设定。然后，在时刻tl4，构成输出级的晶体管112的导通程度变成零，发送输出信号OUT 达到高电平(即，总线侧电源电压V2)。此时，电容器105的电容被完全放电，充电电压Va 是0V。该状态与时刻til之前的状态相同。如果发送输入信号IN在时刻tl5从高电平变成低电平，则重复如上所述的同样操作。基准电压Vref基于总线侧电源电压V2来调整，基准电流IO (进而充电电流Il和放电电流12)基于基准电压Vref (进而总线侧电源电压V2)来调整。因此，充电电压Va的转换速率SRl和SR2 (进而发送输出信号OUT的转换速率SR3和SR4)都具有对于V2的依赖特性。该依赖特性可以通过参照图4中的实线和虚线之间的比较来确认。这种结构能够消除基准电压Vref和基准电流IO (进而充电电流Il和放电电流 12)两者对于V2的依赖特性。于是，如果总线侧电源电压V2(发送输出信号OUT的信号幅度)根据车载装置的驱动情况或充电情况而较大地波动，则充电电压Va(进而发送输出信号OUT)的上升时间T和下降时间T(T = OVref/I = C*R3)保持在恒定值。因此，减小了发送输入信号IN和发送输出信号OUT之间的占空比的波动。上述结构能够易于基于上述计算(T = OVref/I = C*R3)设定上升时间T和下降时间τ。例如，如果期望将上升时间T和下降时间T均设定成相对长的时间，则充电电压Va 的转换速率SRl和SR2都应当设定成较小值。相应地，基准电流10应当基于电阻器R3的电阻的增大而减小，或电容器105的电容值C应当增大。如果期望将上升时间T和下降时间T均设定成相对短的时间，则充电电压Va的转换速率SRl和SR2都应当被设定成较大值。 相应地，基准电流10应当基于电阻器R3的电阻的减小而增大，或者基于电容器105的电容值C的减小而增大。具有转换速率控制功能的上述LIN接口 2被广泛地应用，不论总线侧电源电压V2 根据汽车种类如何变化。于是，LIN接口 2或使用该LIN接口 2的车载装置的生产率都增加，且实现成本下降。上述转换速率控制技术不仅可用于增强所说明的车载通信系统的可靠性，而且可用于增强要求占空比精度的一般应用的可靠性。发送器10的另一个示例将在下文参照图5进行描述。图5是示出发送器10的后端的另一示例的电路图。对于LIN 标准，可以连接三种负载(500Q/10nF、660Q/6. 8nF、1000Q/lnF)。然而，如果连接至LIN总线3的负载的特性发生变化，则存在由发送器10生成的发送输出信号OUT的转换速率SR3和SR4出现不期望的波动的可能性。如果负载相对大，则发送输出信号OUT的上升变慢。该示例的发送器10将加强电流rtst加到放电电流12，直到开放漏极晶体管112 成为工作于其饱和区的状态。如果开放漏极晶体管112成为工作于其饱和区的状态，则停止加强电流rtst。换句话说，如果晶体管112的漏极-源极电压Vds超过基于从晶体管112 的栅极-源极电压Vgs减去晶体管112的导通阈值电压得到的值，则停止加强电流rtst。 为了生成和停止加强电流rtst，发送器10还包括加强装置BST。
加强装置BST包括NMOS FET 117、恒流源118和119、开关120和比较器121。晶体管117是由与晶体管112相同的制造工艺设计的监控晶体管，以具有与晶体管112相同的导通阈值电压Vth。恒流源118生成至晶体管112的小电流(例如IOOnA)。恒流源119 生成加强电流rtst。开关120使加强电流rtst所流经的电流通道导通或截止。比较器121 将从晶体管117的源极端子获得的电压信号Vx( = Vgs-Vth)与从晶体管112的漏极端子获得的电压信号Vy( = Vds)进行比较，然后基于比较的结果来进行对开关120的通-断控制。下文描述电路元件的连接关系。晶体管117的漏极端子连接至ECU侧电源电压VI。 晶体管117的源极端子和背栅极都连接至比较器121的反相输入端子(_)和恒流源118的第一端子。晶体管117的栅极端子连接至晶体管111的漏极端子。晶体管111和112的栅极端子都连接至晶体管111的漏极端子。恒流源118的第二端子连接至地端子。比较器 121的非反相输入端子(+)连接至晶体管112的漏极端子(即，发送输出信号OUT的输出端子)。比较器121的输出端子连接至开关120的控制端子。比较器121的上电源端子连接至E⑶侧电源电压VI。比较器121的下电源端子连接至地端子。开关120的第一端子连接至开关102和恒流源104之间的连接节点。开关120的第二端子连接至恒流源119的第一端子。恒流源119的第二端子连接至地端子。对于上述加强装置BST，晶体管112的栅极-源极电压Vgs被提供至晶体管117的栅极端子。如上所述，晶体管117由与晶体管112相同的制造工艺来设计，以具有与晶体管 112相同的导通阈值电压Vth。于是，如果晶体管112和117导通，则从晶体管117的漏极端子获得的电压信号Vx成为基于从晶体管112的栅极-源极电压Vgs减去晶体管112的导通阈值电压Vth获得的值。另一方面，从晶体管112的漏极端子获得的电压信号Vy等于晶体管112的漏极-源极电压Vds。因此，比较器121将Vds与“Vgs-Vth”进行比较，进而判断晶体管112是否成为工作于其饱和区的状态。因此，电容器105的放电由加强放电电流12’来实现，直到晶体管112成为工作于其饱和区的状态，所述加强放电电流12’是放电电流12和加强电流rtst之和。当晶体管 112成为工作于其饱和区的状态时，根据比较器121的输出来进行开关120的通-断控制， 以停止加强电流rtst。因此，即使大负载连接至LIN总线3，发送输出信号OUT (总线信号 SB)也不会变慢。因此，可以保持期望的转换速率。图8是示出开放漏极输出级的第一结构示例的电路图，再次描述包括图2和图5 所示开放漏极晶体管的输出级。如图8所示，在晶体管112的漏极端子和源极端子之间伴生寄生二极管Dp。因此，如果负电势的浪涌电压被提供给发送输出信号OUT的输出端子，则大电流在从地端子到寄生二极管Dp的路径中流过。因此，存在击穿晶体管112的可能性。图9是示出开放漏极输出级的第二结构示例的电路图。为了增强承受上述负电势浪涌电压的容许度，第二结构示例的开放漏极输出级包括二极管122。二极管122的阳极端子连接至发送输出信号OUT的输出端子。二极管122的阴极端子连接至晶体管112的漏极端子。如果负电势的浪涌电压被提供给发送输出信号OUT的输出端子，则该结构能够通过二极管122使从地端子流至寄生二极管Dp的电流截止，所述二极管122的状态是反向偏置。因此，避免了流过寄生二极管Dp的正向大电流，且可以防止晶体管112被击穿。如果SOI (绝缘体上硅)工艺用于半导体制造工艺，则用于形成电路的外延膜形成层和半导体衬底(GND)完全由中间绝缘层分离，上述二极管122易于制造。然而，如果将常用的CMOS工艺或BiCMOS工艺用于制造半导体，则不能充分获得由二极管122所导致的击穿电压性能，这是因为在半导体衬底和二极管122之间伴生有寄生元件。因此，为了解决这个问题，二极管122的结构必须慎重设计。图10是示出二极管122的模式结构的竖直剖视图。该示例中的二极管122形成在浮置区域中，所述浮置区域由在P-型的半导体衬底P-sub的区域上形成的η+型的嵌入式绝缘层B/L(埋入层)所围绕，且由在所述嵌入式绝缘层B/L的上部周围形成的集电极壁 (collector wall) C/W(η-型)所围绕。该结构能够将二极管122与半导体衬底P_sub电隔离，防止在半导体衬底P-sub和二极管122之间出现寄生电容。于是，二极管122能够充分实现击穿电压性能。接下来对图10中所述的符号进行解释。L/I和第一 LI表示P-型低绝缘层(低隔离)。符号“Epi”表示η-型外延膜形成层。符号“Pwell”表示ρ+型阱区。符号“N体”表示η+型体区。图11示出了开放漏极输出级的第三结构示例。开放漏极输出级的负电势击穿电压可以如图9所示通过插入二极管122来增强。然而，如果正电势被提供给发送输出信号 OUT的输出端子，则二极管122成为正向偏置状态。因此，如果晶体管112的漏极端子和源极端子之间的击穿电压没有设计成高电压，则晶体管112可能被击穿。然而，在由CMOS工艺制造的开放漏极输出级中，如果仅仅晶体管112由DMOS工艺(一种高击穿电压工艺)来制造，则用于形成电流镜像电路的晶体管111和晶体管112之间的耦合特性变差，则转换速率控制难于进行控制。因此，第三结构示例的开放漏极输出级包括由DMOS工艺制造的NMOS FET 123。 NMOS FET 123形成在由COMS工艺制造的晶体管112的漏极端子和由CMOS工艺制造的二极管122的阴极端子之间。于是，对于该第三结构示例的开放漏极输出级，为了增强正电势击穿电压，漏极端子和源极端子之间的击穿电压为高电压的晶体管123可以用作源极跟随器。该结构能够增强使用由常用CMOS工艺制造的晶体管112的开放漏极输出级的正电势击穿电压。用于使晶体管112工作于其饱和区的偏置电压BIAS(BIAS大于或等于 [VgsC-VthC+VgsD])被提供给晶体管123的栅极端子。参数VgsC表示晶体管112的栅极端子和源极端子之间的电压。参数VthC表示晶体管112的导通阈值电压。参数VgsD表示晶体管123的栅极端子和源极端子之间的电压。如此提供偏置电压BIAS能够使晶体管112 工作于其饱和区，而与连接至LIN总线3的负载的状态无关，于是可以去除如图5所示的加强装置BST。为了实现如图9至图11所示的结构，对于半导体制造工艺，就成本而言，可以采用优于SOI工艺的BiCDMOS工艺。于是，在不使用成本高的SOI工艺的情况下，可以实现开放漏极输出级，所述开放漏极输出级的击穿电压相对较高以应对正电势浪涌和负电势浪涌。在正方向和负方向上的高击穿电压(例如，-27V至40V)对于LIN接口 2是需要的。使用上述开放漏极输出级通常满足这种要求。用于增大击穿电压的上述技术用于车载通信系统，也用于需要高击穿电压的一般开放漏极输出级。
图12是示出接收器20的第一结构示例的电路图。如图12所示，接收器20包括 NMOS FET晶体管201和202、电阻器203和204、恒流源205和电平转移器206。晶体管201的漏极端子经由电阻器203连接至总线侧电源电压V2。晶体管202的漏极端子经由电阻器204连接至总线侧电源电压V2。晶体管201的源极端子和背栅极经由恒流源205连接至地端子。晶体管202的源极端子和背栅极经由恒流源205连接至地端子。晶体管201的栅极端子连接至接收输入信号RIN(RIN等价于图1中的总线信号SB)的输入端子。晶体管202的栅极端子连接至接收基准电压VREF的输入端子。电平转移器206 的输入端子连接至晶体管202的漏极端子。电平转移器206的输出端子连接至接收输出信号ROUT (ROUT等价于图1中的接收数据RxD)的输出端子。电平转移器206接收从晶体管202的漏极端子得到的电压信号(大幅度信号，该大幅度信号的高电平是总线侧电源电压V2，低电平是地电压)的输入，并将其转换成接收输出信号ROUT(小幅度信号，该小幅度信号的高电平是ECU侧电源电压VI，低电平是地电压)。然而，对于第一结构示例的接收器20，如果接收输入信号RIN成为总线侧电源电压V2，则源极电压[V2-Vgsl] ( S卩，基于从总线侧电源电压V2减去栅极-源极电压 Vgsl得到的电压)出现在晶体管201和202两者的源极端子上。于是，栅极-源极电压 [V2-Vgsl-VREF](即基于从源极电压[V2-Vgsl]减去接收基准电压VREF得到的电压)被供给为晶体管202的栅极-源极电压。如果栅极-源极电压[V2-Vgsl-VREF]超过晶体管 202的栅极-源极击穿电压，则晶体管202可能被击穿。图13是示出接收器20的第二结构示例的电路图。第二结构示例的接收器20除第一结构示例的电路元件201至206之外，还包括NM0SFET 207和208、恒流源209和210、 齐纳二极管211-214以及电阻器215。晶体管207的漏极连接至总线侧电源电压V2的电压供给端子。晶体管207的源极端子和背栅极经由恒流源209连接至地端子，并经由电阻器215连接至晶体管201的栅极端子。晶体管207的栅极端子(而不是晶体管201的栅极端子)连接至接收输入信号RIN 的输入端子。晶体管208的漏极端子连接至总线侧电源电压V2的电压供给端子。晶体管 208的源极端子和背栅极经由恒流源210连接至地端子，还连接至晶体管202的栅极端子。 晶体管208的栅极端子(而不是晶体管202的栅极端子)连接至接收基准电压VREF的输入端子。齐纳二极管211的阴极端子连接至晶体管201的栅极端子。齐纳二极管211的阳极端子连接至晶体管201的源极端子。齐纳二极管212的阴极端子连接至晶体管202的栅极端子。齐纳二极管212的阳极端子连接至晶体管202的源极端子。齐纳二极管213的阴极端子连接至晶体管207的栅极端子。齐纳二极管213的阳极端子连接至晶体管207的源极端子。齐纳二极管214的阴极端子连接至晶体管208的栅极端子。齐纳二极管214的阳极端子连接至晶体管208的源极端子。第二结构示例的接收器20包括一对晶体管201和202，该对晶体管201和202的源极端子相互连接，接收输出信号ROUT从其中一个晶体管的漏极端子提供。接收器20还包括晶体管207，晶体管207的栅极端子连接至接收输入信号RIN的输入端子，晶体管207的源极端子连接至晶体管201的栅极端子。接收器20还包括晶体管208，晶体管208的栅极端子连接至接收基准电压VREF的输入端子，晶体管208的源极端子连接至晶体管202的栅极端子。接收器20还包括齐纳二极管211，齐纳二极管211的阴极端子连接至晶体管201 的栅极端子，齐纳二极管211的阳极端子连接至晶体管201的源极端子。接收器20还包括齐纳二极管212，齐纳二极管212的阴极端子连接至晶体管202的栅极端子，齐纳二极管 212的阳极端子连接至晶体管202的源极端子。接收器20还包括齐纳二极管213，齐纳二极管213的阴极端子连接至晶体管207的栅极端子，齐纳二极管213的阳极端子连接至晶体管207的源极端子。接收器20还包括齐纳二极管214，齐纳二极管214的阴极端子连接至晶体管208的栅极端子，齐纳二极管214的阳极端子连接至晶体管208的源极端子。接收器20还包括用于生成晶体管201和202的源极电流的电流源205、用于生成晶体管207 的源极电流的电流源209以及用于生成晶体管208的源极电流的电流源210。齐纳二极管211至214各自的齐纳电压被设计成分别不超过NM0SFET 201、202、 207和208的栅极-源极击穿电压(=约5V)。除去构成晶体管对的晶体管201和202之外，将晶体管207和208用作源极跟随器，且接收输入信号RIN和接收基准电压VREF分别提供给晶体管207和208各自的栅极端子。齐纳二极管211至214分别连接在晶体管201、202、207和208各自的栅极端子和源极端子之间。因此，晶体管201、202、207和208各自的栅极-源极电压被钳位为不超过晶体管的击穿电压。因此，防止了晶体管的击穿，且总线侧电源电压V2的动态范围与第一结构示例的接收器20相比可以加宽。而且，对于晶体管201和202的制造，不需要高击穿电压元件(即，低速元件)，于是改善了 LIN接口 2的速度。第二结构示例的接收器20包括连接在晶体管201的栅极端子和晶体管207的源极端子之间的限流电阻器215。该结构能够限制从接收输入信号RIN的输入端子经由被钳位的齐纳二极管213和211以及正向偏置的齐纳二极管212和214流到接收基准电压VREF 的输入端子的电流。而且，该结构还能够限制从接收基准电压VREF的输入端子经由被钳位的齐纳二极管214和212以及正向偏置的齐纳二极管211和213流到接收输入信号RIN的输入端子的电流。图14是示出接收器20的第三结构示例的电路图。第三结构示例的接收器20除了第一结构示例的电路元件201至206之外，还包括齐纳二极管211和212以及二极管216 和 217。齐纳二极管211的阴极端子连接至晶体管201的栅极端子。齐纳二极管211和 216各自的阳极端子连接至晶体管201的源极端子。齐纳二极管212的阴极端子连接至晶体管202的栅极端子。齐纳二极管212和二极管217各自的阳极端子连接至晶体管202的源极端子。二极管216和217各自的阴极端子连接至恒流源205。第三结构示例的接收器20包括一对第一晶体管201和202，该对第一晶体管201 和202的源极端子相互连接，接收输出信号ROUT从其中一个晶体管的漏极端子提供。接收器20还包括齐纳二极管211，齐纳二极管211的阴极端子连接至晶体管201的栅极端子， 齐纳二极管211的阳极端子连接至晶体管201的源极端子。接收器20还包括齐纳二极管 212，齐纳二极管212的阴极端子连接至晶体管202的栅极端子，齐纳二极管212的阳极端子连接至晶体管202的源极端子。接收器20还包括用于生成晶体管201和202的源极电流的恒流源205。接收器20还包括二极管216，二极管216的阳极端子连接至晶体管201的源极端子，二极管216的阴极端子连接至恒流源205。接收器20还包括二极管217，二极管 217的阳极端子连接至晶体管202的源极端子，二极管217的阴极端子连接至恒流源205。对于接收器20，作为钳位元件，齐纳二极管211和212分别连接在晶体管201和 202各自的栅极端子和源极端子之间。因此，晶体管201和202各自的栅极-源极电压被钳位为不超过晶体管的击穿电压，与第二结构示例相同，从而可以防止晶体管的击穿。二极管216插入到晶体管201的源极端子和恒流源205之间。该结构能够使从接收基准电压VREF的输入端子经由击穿的齐纳二极管212和正向偏置的二极管217流向接收输入信号RIN的输入端子的电流截止。二极管217插入到晶体管202的源极端子和恒流源205之间。该结构能够使从接收输入信号RIN的输入端子经由击穿的齐纳二极管211和正向偏置的二极管216流向接收基准信号VREF的输入端子的电流截止。于是，第三结构示例的接收器20能够以比第二结构示例更少的元件，至少实现与第二结构示例相同的效果。对于第三结构示例的接收器20，期望通过如图15所示的二极管连接的PNP双极晶体管来构造二极管216和217，这是因为其在正向上的击穿电压高(例如，大约50V)。该结构甚至能够在供给高的反向偏置电压的情况下使电流截止而不发生故障。正电压和负电压的高击穿电压(例如，-27V至40V)对于LIN接口部2是需要的。 第三结构示例的接收器20满足该要求。用于增大击穿电压的上述技术不仅用于所示的车载通信系统，而且用于接收大幅度信号的接收器。在一个方面中，发送器包括电容器，从所述电容器的一端引出充电电压；第一恒流源，所述第一恒流源用于生成所述电容器的充电电流；第二恒流源，所述第二恒流源用于生成所述电容器的放电电流；充电/放电控制器，所述充电/放电控制器用于基于发送输入信号的逻辑电平以及充电电压与基准电压之间的比较结果，来执行对所述电容器的充电/ 放电控制；输出级，所述输出级用于生成发送输出信号，发送输出信号的转换速率响应于充电电压而设定，所述发送输出信号的幅度响应于输出侧电源电压而设定。所述发送器还包括基准电压生成器，用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器，用于使充电电流和放电电流的电流值依赖于基准电压而波动。在一些实施方式中，输出级包括开放漏极晶体管，其导通程度响应于充电电压而受到控制。在一些实施方式中，发送器包括加强装置，用于将加强电流提供给开放漏极晶体管直到所述开放漏极晶体管可以工作于其饱和区，并在开放漏极晶体管变为可以工作于其饱和区的状态时停止供给加强电流。在一些实施方式中，充电/放电控制器包括用于使电容器和第一恒流源之间的连接节点导通或截止的第一开关；用于使电容器和第二恒流源之间的连接节点导通或截止的第二开关；和用于对第一开关和第二开关进行通-断控制的切换控制器。在一些实施方式中，基准电压生成器是电阻梯形电路(resistorladder)，其通过对输出侧电源电压进行分压来生成基准电压。在一些实施方式中，恒流控制器包括用于进行电压/电流转换以及从基准电压生成基准电流的基准电流生成器；以及用于将基准电流复制为充电电流和放电电流的电流镜像电路。在一些实施方式中，输出级包括二极管，所述二极管的阳极端子连接至发送输出信号的输出端子，所述二极管的阴极端子连接至开放漏极晶体管的漏极端子。在一些实施方式中，所述二极管形成在浮置区中，所述浮置区由在半导体衬底的区域上形成的嵌入式绝缘层以及在所述嵌入式绝缘层的上部周围形成的集电极壁 (collector wall)所围绕。在一些实施方式中，输出级包括连接在开放漏极晶体管的漏极端子和二极管的阴极端子之间的双扩散型MOS FET。在一些实施方式中，接口装置包括根据本发明形成在信号发送路径上的发送器和形成在信号接收路径上的接收器。根据另一方面，接收器包括一对第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源极端子相互连接，接收输出信号从所述第一晶体管和第二晶体管中的一个晶体管的漏极端子提供。接收器还包括第三晶体管，所述第三晶体管的栅极端子连接至接收输入信号的输入端子，所述第三晶体管的源极端子连接至第一晶体管的栅极端子。接收器还包括第四晶体管，所述第四晶体管的栅极端子连接至接收基准电压的输入端子，所述第四晶体管的源极端子连接至第二晶体管的栅极端子。接收器还包括第一齐纳二极管，所述第一齐纳二极管的阴极端子连接至第一晶体管的栅极端子，所述第一齐纳二极管的阳极端子连接至第一晶体管的源极端子。接收器还包括第二齐纳二极管，所述第二齐纳二极管的阴极端子连接至第二晶体管的栅极端子，所述第二齐纳二极管的阳极端子连接至第二晶体管的源极端子。接收器还包括第三齐纳二极管，所述第三齐纳二极管的阴极端子连接至第三晶体管的栅极端子，所述第三齐纳二极管的阳极端子连接至第三晶体管的源极端子。接收器还包括第四齐纳二极管，所述第四齐纳二极管的阴极端子连接至第四晶体管的栅极端子，所述第四齐纳二极管的阳极端子连接至第四晶体管的源极端子。接收器还包括用于生成第一晶体管和第二晶体管的源极电流的第一电流源、用于生成第三晶体管的源极电流的第二电流源以及用于生成第四晶体管的源极电流的第三电流源。在一些实施方式中，接收器还包括连接在第一晶体管的栅极端子和第三晶体管的源极端子之间的限流电阻器。在一些实施方式中，接收器包括一对第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源极端子相互连接，接收输出信号从所述第一晶体管和第二晶体管中的一个晶体管的漏极端子提供。接收器还包括第一齐纳二极管，所述第一齐纳二极管的阴极端子连接至第一晶体管的栅极端子，所述第一齐纳二极管的阳极端子连接至第一晶体管的源极端子。接收器还包括第二齐纳二极管，所述第二齐纳二极管的阴极端子连接至第二晶体管的栅极端子，所述第二齐纳二极管的阳极端子连接至第二晶体管的源极端子。接收器还包括用于生成第一晶体管和第二晶体管的源极电流的电流源。接收器还包括第一二极管， 所述第一二极管的阳极端子连接至第一晶体管的源极端子，所述第一二极管的阴极端子连接至电流源。接收器还包括第二二极管，所述第二二极管的阳极端子连接至第二晶体管的源极端子，所述第二二极管的阴极端子连接至电流源。在一些实施方式中，第一二极管和第二二极管是二极管连接的PNP双极晶体管。根据另一方面，一种车载通信系统包括电子控制单元、总线和根据本发明的用于控制所述电子控制单元和所述总线之间的双向通信的接口装置。所述发送器、接口装置和车载通信系统可以防止输入信号和输出信号的占空比根据电源电压的波动而波动。在本发明中所示出的技术可以用于增强车载通信系统的可靠性。已经描述了本发明的多种实施方式。然而，可以在不背离本发明的精神和范围的情况下进行多种修改。相应地，其它的实施方式在权利要求的保护范围内。参考标记列表1 ECU [电子控制单元]2 LIN(本地互联网)接口部3 LIN 总线4操控部5门反射镜驱动器6 电动车窗驱动器10发送器20接收器101,102 开关103、104 恒流源105 电容器106切换控制器107基准电压生成器108恒流控制器109放大器110 112 NMOS FET113、114 PMOS FET115,116 电阻器117 NMOS FET118、119 恒流源120 开关121 比较器122 二极管123 双扩散型 NMOS FET201、202 匪OS FET203,204 电阻器205 恒流源206 电平转移器207、208 匪OS FET209、210 恒流源211 214 齐纳二极管215 电阻器
216,217二极管
Nl N4NMOS FET
Pl P4PMOS FET
Rl R4电阻器
AMPl放大器
CMPl比较器
ORl逻辑和运算
BST加强装置
Dp寄生.二极管
权利要求
1.一种发送器，包括电容器，从所述电容器的一端引出充电电压； 第一恒流源，所述第一恒流源用于生成所述电容器的充电电流； 第二恒流源，所述第二恒流源用于生成所述电容器的放电电流； 充电/放电控制器，所述充电/放电控制器用于基于发送输入信号的逻辑电平以及充电电压与基准电压之间的比较结果，来执行对所述电容器的充电/放电控制；输出级，所述输出级用于生成发送输出信号，其中，发送输出信号的转换速率响应于充电电压而设定，所述发送输出信号的幅度响应于输出侧电源电压而设定；基准电压生成器，所述基准电压生成器用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器，所述恒流控制器用于使充电电流和放电电流的电流值依赖于基准电压而波动。
2.根据权利要求1所述的发送器，其中，所述输出级包括开放漏极晶体管，该开放漏极晶体管的导通程度响应于充电电压而受到控制。
3.根据权利要求2所述的发送器，还包括加强装置，该加强装置用于将加强电流提供给开放漏极晶体管直到所述开放漏极晶体管能够工作于其饱和区，以及当所述开放漏极晶体管变为能够工作于其饱和区的状态时停止供给加强电流。
4.根据权利要求1所述的发送器，其中，所述充电/放电控制器包括 用于使电容器和第一恒流源之间的连接节点导通或截止的第一开关； 用于使电容器和第二恒流源之间的连接节点导通或截止的第二开关；和用于对第一开关和第二开关进行通-断控制的切换控制器。
5.根据权利要求1所述的发送器，其中，所述基准电压生成器是电阻梯形电路，所述电阻梯形电路通过对输出侧电源电压进行分压来生成基准电压。
6.根据权利要求1所述的发送器，其中，所述恒流控制器包括用于进行电压/电流转换以及从基准电压生成基准电流的基准电流生成器；以及用于将基准电流复制为充电电流和放电电流的电流镜像电路。
7.根据权利要求2所述的发送器，其中，所述输出级包括二极管，所述二极管的阳极端子连接至发送输出信号的输出端子，所述二极管的阴极端子连接至开放漏极晶体管的漏极端子。
8.根据权利要求7所述的发送器，其中，所述二极管形成在浮置区中，所述浮置区由在半导体衬底的区域上形成的嵌入式绝缘层以及在所述嵌入式绝缘层的上部周围形成的集电极壁所围绕。
9.根据权利要求7所述的发送器，其中，所述输出级包括连接在开放漏极晶体管的漏极端子和二极管的阴极端子之间的双扩散型MOS FET0
10.一种接口装置，包括形成在信号发送路径上的发送器；和形成在信号接收路径上的接收器； 其中，所述发送器包括电容器，从所述电容器的一端引出充电电压； 第一恒流源，所述第一恒流源用于生成所述电容器的充电电流； 第二恒流源，所述第二恒流源用于生成所述电容器的放电电流； 充电/放电控制器，所述充电/放电控制器用于基于发送输入信号的逻辑电平以及充电电压与基准电压之间的比较结果，来执行对所述电容器的充电/放电控制；输出级，所述输出级用于生成发送输出信号，其中，发送输出信号的转换速率响应于充电电压而设定，所述发送输出信号的幅度响应于输出侧电源电压而设定；基准电压生成器，所述基准电压生成器用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器，所述恒流控制器用于使充电电流和放电电流的电流值依赖于基准电压而波动。
11.根据权利要求10所述的接口装置，其中所述接收器包括一对第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源极端子相互连接， 其中接收输出信号从所述第一晶体管和第二晶体管中的一个晶体管的漏极端子提供；第三晶体管，所述第三晶体管的栅极端子连接至接收输入信号的输入端子，所述第三晶体管的源极端子连接至第一晶体管的栅极端子；第四晶体管，所述第四晶体管的栅极端子连接至接收基准电压的输入端子，所述第四晶体管的源极端子连接至第二晶体管的栅极端子；第一齐纳二极管，所述第一齐纳二极管的阴极端子连接至第一晶体管的栅极端子，所述第一齐纳二极管的阳极端子连接至第一晶体管的源极端子；第二齐纳二极管，所述第二齐纳二极管的阴极端子连接至第二晶体管的栅极端子，所述第二齐纳二极管的阳极端子连接至第二晶体管的源极端子；第三齐纳二极管，所述第三齐纳二极管的阴极端子连接至第三晶体管的栅极端子，所述第三齐纳二极管的阳极端子连接至第三晶体管的源极端子；第四齐纳二极管，所述第四齐纳二极管的阴极端子连接至第四晶体管的栅极端子，所述第四齐纳二极管的阳极端子连接至第四晶体管的源极端子；第一电流源，所述第一电流源用于生成第一晶体管和第二晶体管的源极电流； 第二电流源，所述第二电流源用于生成第三晶体管的源极电流；以及第三电流源，所述第三电流源用于生成第四晶体管的源极电流。
12.根据权利要求11所述的接口装置，其中，所述接收器还包括插入在第一晶体管的栅极端子和第三晶体管的源极端子之间的限流电阻器。
13.根据权利要求10所述的接口装置，其中，所述接收器包括一对第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的源极端子相互连接， 其中接收输出信号从所述第一晶体管和第二晶体管中的一个晶体管的漏极端子提供；第一齐纳二极管，所述第一齐纳二极管的阴极端子连接至第一晶体管的栅极端子，所述第一齐纳二极管的阳极端子连接至第一晶体管的源极端子；第二齐纳二极管，所述第二齐纳二极管的阴极端子连接至第二晶体管的栅极端子，所述第二齐纳二极管的阳极端子连接至第二晶体管的源极端子；电流源，所述电流源用于生成第一晶体管和第二晶体管的源极电流；第一二极管，所述第一二极管的阳极端子连接至第一晶体管的源极端子，所述第一二极管的阴极端子连接至电流源；和第二二极管，所述第二二极管的阳极端子连接至第二晶体管的源极端子，所述第二二极管的阴极端子连接至电流源。
14.根据权利要求13所述的接口装置，其中，所述第一二极管和所述第二二极管是二极管连接的PNP双极晶体管。
15.一种车载通信系统，包括 电子控制单元；总线；和用于控制所述电子控制单元和所述总线之间的双向通信的接口装置； 其中，所述接口装置包括 形成在信号发送路径上的发送器；和形成在信号接收路径上的接收器； 其中，所述发送器包括 电容器，从所述电容器的一端引出充电电压； 第一恒流源，所述第一恒流源用于生成所述电容器的充电电流； 第二恒流源，所述第二恒流源用于生成所述电容器的放电电流； 充电/放电控制器，所述充电/放电控制器用于基于发送输入信号的逻辑电平以及充电电压与基准电压之间的比较结果，来执行对所述电容器的充电/放电控制；输出级，所述输出级用于生成发送输出信号，其中，发送输出信号的转换速率响应于充电电压而设定，所述发送输出信号的幅度响应于输出侧电源电压而设定；基准电压生成器，所述基准电压生成器用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器，所述恒流控制器用于使充电电流和放电电流的电流值依赖于基准电压而波动。
全文摘要
本发明公开了一种发送器、接口装置和车载通信系统。发送器包括电容器，从该电容器的一端引出充电电压；第一恒流源，用于生成电容器的充电电流；第二恒流源，用于生成电容器的放电电流；充电/放电控制器，用于基于发送输入信号的逻辑电平以及充电电压与基准电压之间的比较结果来执行对电容器的充电/放电控制；输出级，用于生成发送输出信号，其中，发送输出信号的转换速率响应于充电电压而设定，发送输出信号的幅度响应于输出侧电源电压而设定；基准电压生成器，用于使基准电压依赖于输出侧电源电压而波动；和恒流控制器，用于使充电电流和放电电流的电流值依赖于基准电压而波动。
文档编号H02M3/07GK102290982SQ201110142968
公开日2011年12月21日 申请日期2011年5月30日 优先权日2010年5月31日
发明者矢野雄二 申请人:罗姆股份有限公司