用于控制电源的控制电路、电子设备及方法

专利名称：用于控制电源的控制电路、电子设备及方法
技术领域：
本发明实施例涉及一种用于对电源进行控制的控制电路、电子设备以及方法。
背景技术：
降压型开关直流-直流变换器(DC-DC converter)用于向各种电子设备提供电源电压。这种直流-直流变换器通常包括通过进行同步整流来降低整流损耗的整流器。可以将开关元件、例如金属氧化物半导体(MOS)晶体管用作所述整流器。图22示出进行同步整流的传统降压型直流-直流变换器4。该降压型直流-直流变换器4包括主晶体管TH、同步晶体管T12、线圈LI I、平滑电容器Cll以及控制电路5，该控制电路5用于按大体上互补的方式控制晶体管Tll和T12的激活和失活(inactivation)。所述降压型直流-直流变换器4交替地激活和失活所述主晶体管Tll和同步晶体管T12，以将输出电压Voa保持在目标电压处。例如，主晶体管Tll响应于高⑶电平的控制信号DHa而将能量从输入端子供应至输出端子。进一步，主晶体管Tll被失活以释放线圈Lll中积聚的能量。同步晶体管T12响应于H电平的控制信号DLa而被激活，该信号DLa是与线圈Lll中所积聚的能量被释放至负载的时刻同步生成的。用于驱动主晶体管Tll的脉冲信号的占空比是由输入电压Vi与输出电压Voa之比确定的。然而，直流-直流变换器4依据输出电压Voa来执行反馈控制，或者在电流控制模式中依据输出电压Voa和输出电流Io来执行反馈控制。这将输出电压Voa保持在目标电压处。这种反馈控制的示例包括脉冲宽度调制(PWM)控制以及脉冲频率调制(PFM)控制。当该同步整流降压型直流-直流变换器4的负载状态突然由重负载改变为轻负载或无负载时，该降压型直流-直流变换器4会向负载提供超过需求量的电力。在这种情况下，输出电压Voa升高并过冲(overshoot)于目标电压。日本特许专利公开第2008-125226号描述了一种用于在输出电压Voa升高至特定电压时失活主晶体管Tll并激活同步晶体管T12的技术。这降低了流经输出端子Po的电流量并防止输出电压Voa升高。利用该公开文本中描述的技术，同步晶体管T12在过冲的输出电压Voa降低至目标电压时被失活。利用上述公开文本中描述的技术，负载状态突然改变时产生的输出电压Voa的过冲量AVoa可以用以下等式表达，其中Voa为输出电压Voa的电压值，AI0为输出电流I0的改变量，Lll为抗流线圈(choke coil)Lll的电感值，以及Cll为电容器Cll的电容值。
AIoxtAVoa =-
2xCll…(I)
Γ 工 LWxMo而， =。;——
Voa利用上述公开文本中描述的技术，同步晶体管Τ12在所述过冲发生后被激活。因而，流经输出端子Po的电流量逐渐降低。这降低了输出电压Voa的过冲量AVoa。然而，线圈电流IL变化所沿的斜率是由晶体管T12激活时段期间的VO/L确定。因而，过冲量AVoa被降低了相对小的程度。

发明内容
本发明实施例的第一方面是一种控制电路，其布置在包括第一开关及第二开关的电源中。该控制电路控制所述电源的输出电压。所述控制电路包括第一控制电路，其连接至所述电源的第一开关和第二开关。所述第一控制电路依据第一参考电压和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切换所述第一开关和所述第二开关。第一比较电路将所述输出电压的电压值和所述反馈电压的电压值的其中之一与第二参考值相比较。第二比较电路将流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值与第三参考值相比较。第二控制电路依据来自所述第一比较电路的输出信号失能所述第一开关和第二开关的互补性切换并失活所述第二开关。所述第二控制电路依据所述第二比较电路的输出信号来使能所被失能的互补性切换。所述第一方面使输出电压的过冲量降低。 本发明实施例的第二方面是一种电子设备，包括电源，其包括第一开关、第二开关以及控制电路；以及内部电路，其被供应有所述电源的输出电压。其中，所述控制电路包括第一控制电路，其依据第一参考值和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切换所述电源的第一开关和第二开关；第一比较电路，其将所述输出电压的电压值和所述反馈电压的电压值的其中之一与第二参考值相比较；第二比较电路，其将流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值与第三参考值相比较；以及第二控制电路，其依据来自所述第一比较电路的输出信号失能所述第一开关和第二开关的互补性切换并失活所述第二开关，其中所述第二控制电路依据来自所述第二比较电路的输出信号来使能所被失能的互补性切换。本发明实施例的第三方面是一种用于控制电源的方法，所述电源包括第一开关和第二开关，该方法包括以下步骤依据第一参考值和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切换所述电源的第一开关和第二开关；在所述输出电压的电压值和所述反馈电压的电压值的其中之一达到第二参考值时失能所述第一开关和第二开关的互补性切换并失活所述第二开关，所述第二参考值大于所述输出电压的目标值；以及在流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值达到第三参考值时使能所被失能的互补性切换。利用本发明，能够以更大的程度改变线圈电流，使过冲的输出电压迅速降低，从而缩短输出电压处于过冲的时间段。本发明的其他目的和优点，部分将在以下说明中阐述，并且部分可从说明书中显而易见或者可从本发明的实践中得知。本发明的目的和优点将利用所附权利要求中具体指出的元件及其组合得以实现和获得。应当理解，前文的概述以及下文的详述均为示例性和解释性的，而并非对所要求保护的本发明的限制。


图I为根据第一实施例的直流-直流变换器的电路框图；图2为示出第一实施例中直流-直流变换器的操作的时序图；图3A和图3B为描绘第一实施例中直流-直流变换器的操作的图示；图4为示出第一实施例中直流-直流变换器的操作的时序图；图5为示出第一实施例中直流-直流变换器的操作的时序图；图6为根据第二实施例的直流-直流变换器的电路框图；图7为示出计时器电路的内部构造的电路图；图8为示出计时器电路的操作的时序图；图9为PFM模式下的直流-直流变换器的电路框图；图10为直流-直流变换器的电路框图，该直流-直流变换器中晶体管的切换被失倉泛;图11为PWM模式下的直流-直流变换器的电路框图；图12为示出第二实施例中直流-直流变换器的操作的时序图；图13为示出变型计时器电路的电路图；图14为示出所述变型计时器电路的操作的时序图；图15为根据另一变型的另一变型计时器电路的电路图；图16为示出所述计时器电路的操作的时序图；图17为示出又一变型计时器电路的电路图；图18为示出所述变型计时器电路的操作的时序图；图19为示出再一变型计时器电路的电路图；图20为示出所述变型计时器电路的操作的时序图；图21为示出电子设备的结构的示意图；以及图22为传统直流-直流变换器的电路框图。
具体实施例方式第一实施例第一实施例将参照图I至图5加以描述。如图I所示，降压型直流-直流变换器I包括变换单元2和控制电路3。变换单元2接收输入电压Vi并生成低于输入电压Vi的输出电压Vo。控制电路3控制该变换单元2。现在将描述变换单元2的内部构造。主晶体管Tl和同步晶体管T2串联连接在输入端子Pi与低电势电源线(本示例中为地)之间，该输入端子Pi被提供有输入电压Vi，该低电势电源线具有低于输入电压Vi的电势。主晶体管Tl和同步晶体管T2为N-沟道金属氧化物半导体(MOS)晶体管。
晶体管Tl具有连接至输入端子Pi的第一端子(漏极)以及连接至晶体管T2的第一端子(漏极)的第二端子(源极)。晶体管T2的第二端子(源极)接地。晶体管Tl的控制端子(栅极)被提供有来自控制电路3的控制信号DH，而晶体管T2的控制端子(栅极)被提供有来自控制电路3的控制信号DL。晶体管Tl和T2响应于控制信号DH和DL以大体上互补的方式被激活(activate)和失活(inactivate)。晶体管Tl为第一开关的一个示例。晶体管T2为第二开关的一个示例。
晶体管Tl与T2之间的节点LX连接至线圈LI的第一端子。线圈LI的第二端子连接至输出端子Po，输出电压Vo从该输出端子Po处输出。以这种方式，主晶体管Tl和线圈LI串联连接在输入端子Pi与输出端子Po之间。线圈LI的第二端子还连接至平滑电容器(电容器)C1的第一端子。该电容器Cl的第二端子接地。平滑电容器Cl为平滑电路的元件，该平滑电路用于使输出电压Vo平滑。当在变换单元2中主晶体管Tl被激活且同步晶体管T2被失活时，根据输入电压Vi与输出电压Vo之间的电势差而确定的线圈电流IL流过线圈LI。因而，能量在线圈LI中积聚。当主晶体管Tl被失活且同步晶体管T2被激活时，线圈LI释放其积聚的能量。这导致感应电流(线圈电流IL)流过线圈LI。通过这一操作，变换单元2生成低于输入电压 Vi的输出电压Vo。该输出电压Vo随后被供应至与输出端子Po连接的负载(未不出)。输出电流Io亦被供应至该负载。控制电路3基于从变换单元2反馈的输出电压Vo调整控制信号DH和DL的脉冲宽度。该控制电路3包括第一控制电路10、第一比较电路20及第二比较电路21。第一控制电路10根据输出电压Vo与第一参考电压Vrl之间的比较以互补的方式控制晶体管Tl和T2的激活和失活。第一比较电路20比较输出电压Vo与第二参考电压Vr2。第二比较电路21比较节点LX处的电压VLX与第三参考电压Vr3。控制电路3进一步包括第二控制电路
30。该第二控制电路30依据第一比较电路20得到的比较结果来失能(disable)晶体管Tl和T2的互补性切换(complementary switching)。该第二控制电路30依据第二比较电路21得到的比较结果来使能(enable)晶体管Tl和T2的互补性切换。现在将描述这些电路的构造。第一控制电路10包括比较器11。该比较器11的反相输入端子被供应有由输出电压Vo生成的反馈电压VFB。例如，在第一实施例中，比较器11的反相输入端子被提供有通过电阻Rl和R2生成的反馈电压VFB。电阻Rl具有与输出端子Po连接的第一端子，输出电压Vo通过该第一端子而被反馈。电阻Rl具有与电阻R2的第一端子连接的第二端子。电阻R2的第二端子接地。电阻Rl与R2之间的连接点与比较器11的反相输入端子连接。电阻Rl和R2通过按照它们的电阻值对输出电压Vo进行分压而生成反馈电压VFB。该反馈电压VFB的值与电阻Rl和R2的电阻值之比以及输出电压Vo与地之间的电势差相对应。通过电阻Rl和R2生成的反馈电压VFB与输出电压Vo成比例。比较器11的非反相(non-inversion)输入端子被提供有由第一参考电源El生成的第一参考电压VrI。该第一参考电压Vrl依据输出端子Vo的目标电压(目标值)而设置。比较器11生成与反馈电压VFB和第一参考电压Vrl之间的比较相对应的输出信号SI。例如，比较器11在反馈电压VFB高于第一参考电压Vrl时生成低(L)电平的输出信号SI,并在反馈电压VFB低于第一参考电压Vrl时生成高(H)电平的输出信号SI。比较器11输出该输出信号SI，该输出信号SI被提供至RS-触发器(RS-flip-flop) (FF)电路12的置位端子(set terminal) S。RS-FF电路12的置位端子S连接至比较器11的输出端子。振荡器13连接至RS-FF电路12的复位端子(reset terminal)R。振荡器13生成具有特定频率的时钟信号CLK(例如，具有按固定周期生成的脉冲的信号)。该RS-FF电路12为复位优先电路(resetdominant circuit)。当提供至复位端子R的时钟信号CLK具有L电平时,RS-FF电路12响应于提供至其置位端子S的输出信号SI的上升沿而从其输出端子Q输出并保持H电平的控制信号S2。该RS-FF电路12响应于时钟信号CLK的上升沿输出L电平的控制信号S2。从RS-FF电路12输出的控制信号S2随后被提供至驱动电路14。驱动电路14使用控制信号S2以生成控制信号DH和SL，这二者被用于以互补的方式激活和失活变换单元2的晶体管Tl和T2。驱动电路14可以为控制信号DH和SL设置死区时间(dead time)，以防止晶体管Tl和T2同时激活。例如，驱动电路14响应于H电平的控制信号S2输出H电平的控制信号DH和L电平的控制信号SL。驱动电路14响应于L电平的控制信号S2输出L电平的控制信号DH和H电平的控制信号SL。从驱动电路14输出的控制信号DH被直接提供至主晶体管Tl的栅极。晶体管Tl响应于H电平的控制信号DH而被激活，并响应于L电平的控制信号DL而被失活。从驱动电路14输出的控制信号SL被提供至第二控制电路30。该第二控制电路30使控制信号SL生效(validate)或失效(invalidate),并将该控制信号SL提供至同步晶体管T2的栅极作为控制信号DL。晶体管T2响应于H电平的控制信号DL而被激活，并响应于L电平的控制信号DL而被失活。第一比较电路20被用于检测输出电压Vo的过冲。该第一比较电路20的非反相输入端子连接至输出端子Po并被提供有输出电压Vo。该第一比较电路20的反相输入端子被提供有由第二参考电源E2生成的第二参考电压Vr2。该第二参考电压Vr2被用作参考值以检测输出电压Vo的过冲。第二参考电压Vr2被设置为高于输出电压Vo的目标电压(目标值)。第一比较电路20生成与输出电压Vo和第二参考电压Vr2之间的比较相对应的输出信号S3。例如，当输出电压No低于第二参考电压Vr2时，第一比较电路20生成L电平的输出信号S3。此外，当输出电压No高于第二参考电压Vr2时，第一比较电路20生成H电平的输出信号S3。从第一比较电路20输出的输出信号S3被提供至RS-FF电路22的置位端子S。第二比较电路21被用来检测线圈电流IL是否已经达到参考值(本示例中为OA)。第二比较电路21的反相输入端子被提供有同步晶体管T2的漏极电压，或是节点LX处的电压VLX。第二比较电路21的非反相输入端子被提供有第三参考电压Vr3。该第三参考电压Vr3被设置为地电压(OV)，其与同步晶体管T2的源极电压相同。第二比较电路21生成输出信号S4，该输出信号S4具有与节点LX处的电压VLX和第三参考电压Vr3之间的比较相对应的电平。当节点LX处的电压VLX低于第三参考电压Vr3，例如，在线圈电流IL从地流向线圈LI时，该第二比较电路21生成H电平的输出信号S4。当电压VLX高于第三参考电压Vr3，例如，在线圈电流IL反向地从线圈LI流向地时(或者在线圈电流IL从输入端子Pi流向线圈LI时)，该第二比较电路21生成L电平的输出信号S4。当线圈电流IL开始反向从线圈LI流向地，而出现线圈电流IL变为低于OA时，节点LX处的电压VLX升高至地电压(OV)以上。在这种情况下，第二比较电路21在线圈电流IL达到OA时生成L电平的输出信号S4。由第二比较电路21生成的输出信号S4随后被提供至反相器电路23，还被提供至第二控制电路30中的与非电路31。反相器电路23将反相信号S5输出至RS-FF电路22的复位端子R,该反相信号S5、是通过对输出信号S4逻辑反相而生成的。RS-FF电路22为复位优先电路。当提供至复位端子R的反相信号S5具有L电平时，RS-FF电路22响应于提供至其置位端子S的输出信号S3的上升沿而从其输出端子Q输出H电平的输出信号S6。RS-FF电路22响应于反相信号S5的上升沿输出L电平的输出信号S6。从RS-FF电路22输出的输出信号S6随后被提供至与非电路31。现在将描述第二控制电路30的内部构造。与非电路31为与门电路32提供控制信号SG1，该控制信号SGl是通过对输出信 号S4和输出信号S6的逻辑与非操作而得到的。当第二比较电路21输出H电平的输出信号S4时,输出电压Vo达到第二参考电压Vr2。这使得第一比较电路20输出H电平的输出信号S3。当RS-FF电路22随后输出H电平的输出信号S6时，与非电路31接着输出L电平的控制信号SG1。当线圈电流IL达到OA并且第二比较电路21输出L电平的输出信号S4时，与非电路31输出H电平的控制信号SGl。与门电路32生成控制信号DL并将控制信号DL提供至同步晶体管T2的栅极，该控制信号DL是通过对控制信号SL和控制信号SGl的逻辑与操作而得到的。例如，与门电路32在控制信号SGl具有L电平时不管控制信号SL的信号电平如何，而将L电平的控制信号DL提供至晶体管T2。因而，与门电路32在控制信号SGl具有L电平时始终(constantly)输出L电平的控制信号DL用以失活同步晶体管T2。在这种情况下，与门电路32用于使控制信号SL失效。该L电平的控制信号SGl用于使控制信号SL失效。当控制信号SGl具有H电平时，与门电路32将控制信号SL提供至晶体管T2作为控制信号DL。在这种情况下，与门电路32用于使控制信号SL生效或者使失效的控制信号SL生效。该H电平的控制信号SGl用于使控制信号SL生效或者使失效的控制信号SL生效。降压型直流-直流变换器I为电源的示例。第一参考电压Vrl为第一参考值的示例。第二参考电压Vr2为第二参考值的示例。OA的电流值为第三参考值的示例。第三参考电压Vr3为第四参考值的示例。线圈电流IL为电流的示例。H电平的输出信号S3为第一检测信号的示例。L电平的输出信号S4为第二检测信号的示例。降压型直流-直流变换器I的操作将参照图2至图5加以描述。在图2、图4和图5中，纵轴和横轴按比例有所放大或缩小以便于显示。首先将参照图2(参考该图的左半部分)描述工作在带有重负载的稳定态下的降压型直流-直流变换器I的操作，在该带有重负载的稳定态中需要将大量电力供应至负载。在输出电压Vo和输入电压Vi被保持在大体上恒定状态下的稳定态中，如图2所示，输出电压Vo始终低于第二参考电压Vr2。在这种情况下，第一比较电路20始终输出L电平的输出信号S3。RS-FF电路22也始终输出L电平的输出信号S6。因而，与非电路31输出H电平的控制信号SG1，进而与门电路32将控制信号SL输出至同步晶体管T2作为控制信号DL。例如，稳定态下的第二控制电路30作用于使控制信号SL生效或使能晶体管Tl和T2的互补性切换。现在将详细描述这一带有重负载的稳定态下降压型直流-直流变换器I的操作。当反馈电压VFB变为低于第一参考电压Vrl时，比较器11输出H电平的输出信号SI (tl时刻)。RS-FF电路12响应于输出信号SI的上升沿输出H电平的控制信号S2至驱动电路14。驱动电路14响应于H电平的控制信号S2输出H电平的控制信号DH以及L电平的控制信号SL。响应于该L电平的控制信号SL，与门电路32输出L电平的控制信号DL至同步晶体管T2。在这种情况下，主晶体管Tl响应于H电平的控制信号DH而被激活。同步晶体管T2响应于L电平的控制信号DL而被失活。主晶体管Tl的激活形成通路，在该通路中电流经由线圈LI从输入端子Pi流至输出端子Po。这逐渐增加了流过线圈LI的线圈电流IL并在线圈LI中积聚能量。因而，输出电压Vo (反馈电压VFB)逐渐升高(tl至t2时刻)。接续，振荡器13以固定周期输出H电平的时钟信号CLK (t2时刻)。RS-FF电路12响应于该时钟信号CLK的上升沿输出L电平的控制信号S2。驱动电路14响应于该L电平的控制信号S2输出L电平的控制信号DH以及H电平的控制信号SL。响应于该H电平的控制信号SL，与门电路32输出H电平的控制信号DL至同步晶体管T2。主晶体管Tl响应于L电平的控制信号DH而被失活。同步晶体管T2响应于H电平的控制信号DL而被激活。该同步晶体管T2的激活形成通路，在该通路中电流从地流至输出端子Po。这减小了流过该电流通路的线圈电流IL，并朝输出端子Po释放线圈LI中积聚的能量。因而，输出电压Vo (反馈电压VFB)逐渐降低(t2至t3时刻)。当反馈电压VFB变为低于第一参考电压Vrl时，比较器11输出H电平的输出信号31&3时刻)。控制电路3输出H电平的控制信号DH和L电平的控制信号DL。因而，主晶体管Tl被激活，而同步晶体管T2被失活。由此，输出电压Vo又逐渐升高。上述晶体管Tl和T2的互补性切换将输出电压Vo保持在目标电压(目标值)处，该目标电压是依据第一参考电压Vrl确定的。现在将描述当连接至输出端子Po的负载状态突然改变并且流过负载的输出电流Io迅速降低时直流-直流变换器I所进行的操作。当输出电流Io从高电流态迅速降低至OA时(t4时刻)，线圈LI中积聚的能量变得过多。过剩的能量对电容器Cl充电。因而，输出电压Vo迅速升高并开始过冲。在这种情况下，输出电压Vo显著地高于依据第一参考电压Vrl确定的目标电压(目标值)。在振荡器13输出H电平的时钟信号CLK后，RS-FF电路12保持在复位状态。因而，控制电路3输出L电平的控制信号DH和H电平的控制信号DL。主晶体管Tl被失活，而同步晶体管T2被激活。如图3A所示，晶体管T2的激活形成通路，在该通路中电流从地流至输出端子Po。这逐渐减小了流过该电流通路的线圈电流IL，并逐渐减小了流过输出端子Po的电流量。在这种情况下，线圈电流IL沿-Vo/Ll的斜率变化。如图2所示，当迅速升高的输出电压Vo超过第二参考电压Vr2时(t5时刻)，第一比较电路20输出H电平的输出信号S3。这里，输出电流Io的状态已经从高电流态迅速改变为低电流态。在这种情况下，流过线圈LI的线圈电流IL从地流向输出端子Po。在这种 状态下，同步晶体管T2被激活。第二比较电路21随后输出H电平的输出信号S4。RS-FF电路22响应于输出信号S3的上升沿而被置位，并输出H电平的输出信号S6。响应于该H电平的输出信号S6，与非电路31输出L电平的控制信号SG1。因而，与门电路32输出处于L电平的控制信号DL，而不管控制信号SL的信号电平为何。例如，响应于第一比较电路20在输出电压Vo达到第二参考电压Vr2时所输出的H电平的输出信号S3，第二控制电路30使控制信号SL失效或失能晶体管Tl和T2的互补性切换，并生成用于失活晶体管T2的L电平的控制信号DL。因而，同步晶体管T2被失活，且晶体管Tl和T2均被失活。如图3B所示，流过同步晶体管T2的电流IL通过同步晶体管T2中包括的体二极管Dl朝输出端子Po流动。节点LX处的电压VLX由以下等式表示。在该等式中，VF为体二极管Dl的正向压降。VLX = -VF …(2)在这种情况下，线圈电流IL沿_(Vo+VF)/Ll的斜率变化，该斜率大于同步晶体管T2的激活时段期间(例如t4至t5时刻)表示线圈电流IL变化的斜率。这一控制迅速减小了流过输出端子Po的电流量，并减小了源于负载状态突然变化的输出电压Vo的过冲量AVo。例如，使线圈电流IL以较大斜率变化的所述控制减小的输出电压Vo的过冲量AVo要大于传统电路中所进行的控制，在传统电路中所进行的控制中，同步晶体管T12被持续激活一直到过冲的输出电压Voa降低到目标电压(目标值)为止，或者线圈电流ILa始终沿-Voa/Lll的斜率变化。 第一实施例中降压型直流-直流变换器I的输出电压Vo的过冲量AVo大致可以使用以下等式来确定。AVo = ^0x-
2xCl…(3)
Γ nLlxiJo而，,=
Fo+ VF从等式3和等式I显见的是，同步晶体管Τ2的失活比起传统电路更大地降低了输出电压Vo的过冲量Mo。如图2所示，当线圈电流IL达到OA(t6时刻)，或者当节点LX处的电压VLX越过(cross)第三参考电压Vr3时，第二比较电路21输出L电平的输出信号S4。RS-FF电路22响应于由反相器电路23输出的反相信号S5的上升沿而被复位。RS-FF电路22随后输出L电平的输出信号S6。因而,与非电路31输出H电平的控制信号SG1。与门电路32随后输出控制信号SL作为控制信号DL。例如，第二控制电路30响应于L电平的输出信号S4使控制信号SL生效并重新开始(resume)晶体管Tl和T2的互补性切换，该L电平的输出信号S4是在线圈电流IL到达OA时从第二比较电路21输出的。换言之，第二控制电路30响应于L电平的输出信号S4从失能状态下使能晶体管Tl和T2的互补性切换。当反馈电压VFB尚未降低至第一参考电压Vrl时，驱动电路14输出H电平的控制信号SL。在这种情况下，H电平的控制信号DL被提供至同步晶体管T2。该同步晶体管T2响应于H电平的控制信号DL而被激活。这允许线圈电流IL反向地从线圈LI流向地，并将电容器Cl中积聚的过剩能量经由线圈LI放电至输入侧。以这种方式，过冲的输出电压Vo迅速降低。所述输入侧例如包括输入端子Pi与地之间的节点LX。在比较性示例中，晶体管Tl和T2在输出电压Vo升高到第二参考电压Vr2以上时均被失活。晶体管Tl和T2的切换在输出电压Vo随后降低到目标电压(目标值)时重新开始。现在将描述这一比较性示例中直流-直流变换器的操作。在图5中，DHb是提供至该比较性示例的主晶体管Tll的控制信号，DLb是提供至该比较性示例的同步晶体管T2的控制信号，ILb是该比较性示例中使用的线圈电流，Vob是该比较性示例中的输出电压。如图5所示，当晶体管Tl和T2响应于L电平的控制信号DLb和DHb均被失活时，线圈电流ILb通过晶体管T2中包括的体二极管流向输出端子Po。当晶体管Τ2在线圈电流ILb达到OA(t6时刻)后响应于L电平的控制信号DLb而保持在失活状态时，没有线圈电流ILb经由体二极管反向地流向输入侧。当输出电流Io降低时，用于降低过冲输出电压Vob所花的时间延长了。因此这延长了输出电压Vob处于过冲的时段。与此相反，第一实施例的控制电路3在线圈电流IL达到OA时重新开始晶体管Tl和T2的切换(PWM操作)以激活同步晶体管T2。这允许线圈电流IL反向地朝输入侧流动并迅速减小了输出电压Vo。因而，输出电压Vo处于过冲的时段与所述比较性示例相比有所缩短。如图2所示，输出电压Vo通过上述操作有所降低(t6至t7时刻)。当反馈电压 VFB变为低于第一参考电压Vrl时，比较器11输出H电平的输出信号SI (tl时刻)。因而，控制电路3输出H电平的控制信号DH和L电平的控制信号DL。由此，主晶体管Tl被激活，且同步晶体管T2被失活。当振荡器13接续输出H电平的时钟信号CLK(t8时刻)时，主晶体管Tl被失活且同步晶体管T2被激活。重复晶体管Tl和T2的这种切换以使输出电压Vo收敛(converge)于依据第一参考电压Vrl所确定的目标电压(目标值)。因而，该直流-直流变换器在无负载状态下以与带有重负载的稳定态下大体上相同的方式操作。所述第一实施例具有以下所述的优点。(I)当输出电压Vo达到第二参考电压Vr2时，晶体管Tl和T2的互补性切换被失能且晶体管T2被失活。这以更大的程度改变了线圈电流IL，并减小了输出电压Vo的过冲量 AVo。(2)当线圈电流IL达到OA时，晶体管Tl和T2的互补性切换被使能以恢复到直流-直流变换器的正常操作。因而，晶体管T2被激活以允许线圈电流IL反向流动。这有效地从电容器Cl释放了过剩的能量。因而，过冲的输出电压Vo迅速降低。这缩短了输出电压Vo处于过冲的时段。第二实施例本发明的第二实施例将参照图6至图12加以描述。第二实施例的降压型直流-直流变换器Ia与第一实施例的变换器不同之处在于，其在稳定态下是以脉冲频率调制(PFM)模式(或脉冲跳跃(skip)模式)操作，并且在PFM模式中检测到线圈电流IL的反向流动时失活同步晶体管T2。下面将描述与第一实施例的差别。那些与图I至图5中所示对应元件相同的元件将被赋以相似或相同的附图标记。这些元件将不会详细描述。如图6所示，同步晶体管T2的两个端子连接至反向电流检测比较器15。比较器15的反相输入端子连接至晶体管T2的漏极。比较器15的非反相输入端子连接至晶体管T2的源极。比较器15基于晶体管T2源极处的电势以及漏极处的电势来检测流过线圈LI的线圈电流IL。该比较器15依据检测结果输出H电平或L电平的检测信号SD至第三控制电路40的或门电路41。例如，当节点LX处的电压VLX低于地电平，例如在线圈电流IL从地朝输出端子Po流动时，比较器15输出H电平的检测信号SD以激活晶体管T2。当电压VLX高于地电平，例如在线圈电流IL反向从线圈LI朝地流动时(或者在线圈电流IL从输入端子Pi朝线圈LI流动时)，比较器15输出L电平的检测信号SD用以失活晶体管T2。虽然图6中未示出，但比较器15为控制电路3a的元件。第三控制电路40在输出电压Vo变为大于第二参考电压Vr2之后，从线圈电流IL到达OA时起使比较器15的检测信号SD失效一特定时段。第三控制电路40中的计时器电路42被提供有来自第一比较电路20的输出信号S3以及来自第二比较电路21的输出信号S4。该计时器电路42在从第一比较电路20接收到H电平的输出信号S3后生成H电平的控制信号SG2，直至两次检测到来自第二比较电路21的输出信号S4的下降沿为止。或门电路41输出控制信号SG3至与门电路45，该控制信号SG3是通过对来自比较器15的检测信号SD和来自计时器电路42的控制信号SG2的逻辑或操作而得到。详细而言，或门电路41在控制信号SG2具有L电平时输出检测信号SD至与门电路45作为控制信号SG3。然而，或门电路41在控制信号SG2具有H电平时则输出H电平的控制信号SG3，而不管检测信号SD的信号电平为何。例如，或门电路41用于从来自第一比较电路20的输出信号S3转换至H电平时起使检测信号SD失效一特定时段。H电平的控制信号SG2用于使检测号SD失效。除来自第三控制电路40 (或门电路41)的控制信号SG3之外，与门电路45还被提供有来自与门电路32的控制信号DL。该与门电路45生成控制信号DLl并将该控制信号 DLl提供至同步晶体管T2的栅极，该控制信号DLl是通过对控制信号SG3和控制信号DL的逻辑与操作而得到。例如，与门电路45在控制信号SG3具有H电平时提供控制信号DL至晶体管T2作为控制信号DLl。然而，与门电路45在控制信号SG3具有L电平时则提供L电平的控制信号DLl至晶体管T2，而不管控制信号DL的信号电平为何。降压型直流-直流变换器Ia为电源的示例。反向电流检测比较器15为反向电流检测电路的示例。计时器电路42为信号生成电路的示例。现在将描述计时器电路42的内部构造。如图7所示，来自第一比较电路20的输出信号S3被提供至复位优先RS-FF电路50的置位端子S。从该RS-FF电路50的输出端子Q输出控制信号SG2。该控制信号SG2经由反相器电路51被提供至D-FF电路52和53的清零端子CLR。控制信号SG2还被提供至与门电路54。串联连接的D-FF电路52和53每个都具有被提供有第二比较电路21的输出信号S4的时钟端子CK。偏压VB被提供至D-FF电路52的输入端子D。该偏压VB例如可以是由电源电路(未示出)生成的高电势电源电压，或是输入电压Vi。来自D-FF电路52的输出信号S 10被提供至继D-FF电路52之后的D-FF电路53的输入端子D。D-FF电路52响应于提供至时钟端子CK的信号的上升沿(输出信号S4的下降沿)对提供至输入端子D的信号(偏压VB)进行采样，并输出采样信号作为输出信号S10。例如，D-FF电路52以偏压VB的电平(H电平)输出所述输出信号S 10。D-FF电路52还响应于提供至其清零端子CLR的H电平信号(L电平的控制信号SG2)输出L电平的输出信号S10。来自D-FF电路53的输出信号Sll被提供至与门电路54。该D-FF电路53响应于提供至时钟端子CK的信号的上升沿(输出信号S4的下降沿)对提供至输入端子D的输出信号SlO进行采样，并输出采样信号作为输出信号SI I。D-FF电路53响应于提供至其清零端子CLR的H电平信号(L电平的控制信号SG2)输出L电平的输出信号SI I。与门电路54生成输出信号S12，该输出信号S12是通过对输出信号Sll和控制信号SG2的逻辑与操作而得到。进一步，与门电路54输出该输出信号S12至RS-FF电路50的复位端子R。
计时器电路42的操作将参照图8加以描述。在图8中，纵轴及横轴按比例有所放大或缩小以便于显示。如图8所示，第一比较电路20在输出电压Vo变为大于参考电压Vr2(参见tl时刻)时输出H电平的输出信号S3。RS-FF电路50响应于输出信号S3的上升沿而被置位。随后该RS-FF电路50输出H电平的控制信号SG2。接续，线圈电流IL达到0A，且来自第二比较电路21的输出信号S4下降(参见til时刻)。然后，D-FF电路52输出H电平(偏压VB的电平)的输出信号S 10。在控制信号SG2具有H电平的时段期间，或门电路41使反向电流检测比较器15(参见图6)的检测信号SD失效。在此时段期间，线圈电流IL被允许朝输入侧反向流动。 接续，线圈电流IL变为大于OA (tl2时刻)然后又降低至0A。因而，来自第二比较电路21的输出信号S4下降至L电平(tl3时刻)。D-FF电路53随后对来自D-FF电路52的H电平的输出信号SlO米样并输出米样信号至与门电路54作为输出信号S11。与门电路54基于H电平的输出信号Sll和H电平的控制信号SG2生成H电平的输出信号S12。然后，与门电路54输出该输出信号S12至RS-FF电路50的复位端子R。RS-FF电路50随后响应于该输出信号S12的上升沿而被复位。从RS-FF电路50输出的控制信号SG2随后下降至L电平。D-FF电路52和53随后响应于该控制信号SG2的下降沿而被清零。因而，来自D-FF电路52和53的输出信号SlO和Sll下降至L电平，且来自与门电路54的输出信号S12下降至L电平。如上所述，H电平的控制信号SG2 —直被生成到从第一比较电路20输入H电平的输出信号S3后第二比较电路21的输出信号S4被检测到两次下降沿为止。降压型直流-直流变换器Ia的操作将参照图9至图12加以描述。在图12中个，纵轴和横轴按比例有所放大或缩小以便于显示。现在将详细描述(参见图12的左半部分)工作在带有重负载的稳定态下的降压型直流-直流变换器Ia的操作，其中输出电流Io的峰值很高。在稳定态下，如图12所示，输出电压Vo始终低于第二参考电压Vr2。在这种情况下，第一比较电路20始终输出L电平的输出信号S3。RS-FF电路22也始终输出L电平的输出信号S6。因而，与非电路31输出H电平的控制信号SG1，进而与门电路32将控制信号SL输出至同步晶体管T2作为控制信号DL。并且，计时器电路42的控制信号SG2响应于L电平的输出信号S3始终是在L电平。或门电路41因而输出比较器15的检测信号SD至与门电路45作为控制信号SG3。因而，稳定态下的降压型直流-直流变换器Ia变为图9中以模拟方式示出的电路并在PFM模式下操作。然而，如图12所示，输出电流Io的峰值在重负载状态下很高。虽然线圈电流IL在主晶体管Tl的失活时段期间逐渐降低，但线圈电流IL并未达到0A。在主晶体管Tl的失活时段期间，比较器15始终输出H电平的检测信号SD。因而，从驱动电路14输出的控制信号SL始终被提供至同步晶体管T2作为控制信号DL1。换言之，在重负载状态下的降压型直流-直流变换器Ia以与根据第一实施例的重负载状态下的降压型直流-直流变换器I大体上相同的方式操作。现在将描述负载状态突然变化且流过负载的输出电流Io迅速降低时进行的操作。
当输出电流Io从其高电流态迅速降低至OA (t20时刻)时，输出电压Vo迅速升高并开始过冲。在这种情况下，输出电压Vo显著地高于依据第一参考电压Vrl确定的目标电压(目标值)。在振荡器13输出H电 平的时钟信号CLK后，RS-FF电路12被保持以复位。因而，控制电路3a输出L电平的控制信号DH和H电平的控制信号DLl。主晶体管Tl被失活，而同步晶体管T2被激活。晶体管T2的激活使得流过输出端子Po的线圈电流IL的量逐渐减小。当迅速升高的输出电压Vo超过第二参考电压Vr2时(t21时刻)，第一比较电路20输出H电平的输出信号S3。计时器电路42响应于输出信号S3的上升沿输出H电平的控制信号SG2。因而，H电平的控制信号SG3被提供至与门电路45，而不管比较器15的检测信号SD为何。这使检测信号SD失效并允许线圈电流IL反向流动。换言之，降压型直流-直流变换器Ia响应于H电平的控制信号SG2以PWM模式操作。如上所述，当输出信号S3转换到H电平时，第二比较电路21输出H电平的输出信号S4。因而，RS-FF电路22响应于输出信号S3的上升沿输出H电平的输出信号S6。响应于该H电平的输出信号S6，与非电路31输出L电平的控制信号SGl，并且与门电路32因此以L电平输出控制信号DL,而不管控制信号SL的信号电平为何。因而，与门电路45将固定为L电平的控制信号DL提供至同步晶体管T2作为控制信号DL1。降压型直流-直流变换器Ia变为图10中以模拟方式示出的电路并以与根据第一实施例的降压型直流-直流变换器I相同的方式操作。具体而言，如图10所示，L电平的控制信号SGl使控制信号SL失效或失能了晶体管Tl和T2的互补性切换。晶体管T2响应于固定为L电平的控制信号DLl而被失活。因而，晶体管Tl和T2均被失活。节点LX处得到的电压VLX用以下等式表示。VLX = -VF …⑷因而，线圈电流IL沿_(Vo+VF)/Ll的斜率变化。晶体管T2以这种方式的失活使线圈电流IL变化的斜率得以大于晶体管T2的激活时段内线圈电流的变化所表现的斜率。这减小了源于负载突然变化的输出电压Vo的过冲量Mo。接续，当线圈电流IL达到OA时(t22时刻)，第二比较电路21输出L电平的输出信号S4。因而，与非电路31输出H电平的控制信号SGl，并且与门电路32输出控制信号SL作为控制信号DL。例如，第二控制电路30使失效的控制信号SL生效并重新开始晶体管Tl和T2的互补性切换。在这种情况下，计时器电路42持续输出H电平的控制信号SG2。与门电路45因此被提供有H电平的控制信号SG3，而不管比较器15的检测信号SD的信号电平如何。这使用以响应于检测到线圈电流IL的反向流动而失活同步晶体管T2的PFM模式失效。从驱动电路14输出的控制信号SL随后被供应至同步晶体管T2作为控制信号DL1。换言之，线圈电流IL在控制信号SL被失效之后而控制信号SG2具有H电平的时段期间被允许反向地朝输入侧流动。以这种方式，降压型直流-直流变换器Ia变为图11中以模拟方式示出的电路并以与第一实施例的降压型直流-直流变换器I相同的方式操作在PWM模式下。详细而言，当控制信号SL的失能被释放时(t22时刻)，驱动电路14在反馈电压VFB降低至第一参考电压Vrl之前输出H电平的控制信号SL。在这种情况下，晶体管T2被提供有H电平的控制信号DLl并被激活。这允许线圈电流IL反向地从线圈LI朝地流动并使电容器Cl中积聚的过剩能量得以经由线圈LI放电至输入侧。以这种方式，过冲的输出电压Vo迅速降低。通过上述操作，输出电压Vo降低并且反馈电压VFB变得低于第一参考电压Vrl。因而，控制电路3a输出H电平的控制信号DH以及L电平的控制信号DLl (t23时刻)。响应于这些信号，主晶体管Tl被激活而同步晶体管T2被失活。接续，振荡器13输出H电平的时钟信号CLK。因而，主晶体管被失活，而同步晶体管T2被激活。晶体管Tl和T2的这种切换被重复，且线圈电流IL先是变为大于0A(t24时刻)然后又降低至0A(t25时刻)。来自第二比较电路21的输出信号S4随后下降至L电平。响应于输出信号S4的下降沿，从计时器电路42输出的控制信号SG2下降至L电平。这释放了比较器15的检测信号SD的失能，并重新开始了 PFM模式下的操作。以这种方式，降压型直流-直流变换器Ia变为图9中以模拟方式示出的电路并操作在PFM模式下。
详细而言，在t26时刻，主晶体管Tl响应于L电平的控制信号DH而被失活，且同步晶体管T2响应于H电平的控制信号DL而被激活。同步晶体管T2的激活形成一个通路，在该通路中电流从地流向输出端子Po。这逐渐减小了流过该电流通路的线圈电流IL。因而，输出电压Vo逐渐降低。当线圈电流IL达到OA时(t27时刻)，比较器15输出L电平的检测信号SD，并提供L电平的控制信号DLl至晶体管T2，而不管控制信号SL的信号电平如何。这使晶体管T2失活，并防止线圈电流IL反向流动。线圈电流IL保持在OA直到反馈电压VFB变得低于第一参考电压Vrl且主晶体管Tl被激活。在带有轻负载(无负载)的PFM模式下，线圈电流IL保持在0A，并且线圈电流不连续地变化(电流中断模式)。这一操作减小了线圈LI中所积聚的能量的损耗，并防止变换效率在轻负载(无负载)状态下降低。上述的第二实施例具有下述优点。(I)当输出电压Vo达到第二参考电压Vr2时，晶体管Tl和T2的互补性切换被失能且晶体管Tl和T2被失活。这使得线圈电流IL以更大的量变化，并减小了输出电压Vo的过冲量Λ Vo。(2)当线圈电流IL达到OA时，晶体管Tl和T2的互补性切换从失能状态下被释放。进而，比较器15的检测信号SD被失效以允许线圈电流IL从晶体管切换被使能时起反向地流动一特定时段。在该特定时段中，降压型直流-直流变换器Ia操作在PWM模式下。这使输出电压Vo得以迅速降低并缩短了输出电压Vo处于过冲的时段。(3)用于使从比较器15输出的检测信号SD失效的H电平的控制信号SG2至少在这一时段期间生成，该时段中线圈电流IL的反向流动在线圈电流IL到达OA后再次被检测至IJ。该线圈电流IL的反向流动再次被检测到表明PWM模式下的操作已经稳定。在这种状态下，此刻将操作模式切换到PFM模式将使直流-直流变换器得以稳定地操作在PFM模式下。以这种方式，线圈电流IL开始反向流动的时刻被用以触发控制信号SG2下降到L电平。这使H电平的控制信号SG2的生成得以持续一最佳的时间段。这一最佳的时间段可以简单地通过检测线圈电流IL的反向流动来设置。这消除了对于用以设定该最佳时段的校准或是其他过程的需求。并且，H电平的控制信号SG2的生成可以持续该最佳时间段，而不管该降压型直流-直流变换器Ia的控制方法或者该直流-直流变换器Ia的外部元件的常数(constant)如何。
其他实施例以上实施例可以按以下形式修改。第二实施例中计时器电路42的内部构造不限于图7所示的电路构造。该计时器电路42可以具有能够生成这一信号的任意构造，该信号是用以从主晶体管Tl和同步晶体管T2的互补性切换自失能状态下被释放时起使比较器15的检测信号SD失效一特定时段。例如，本发明第二实施例的计时器电路42可以变化为图13所示的计时器电路42a。详细而言，复位优先RS-FF电路60的置位端S被提供有从上述第一比较电路20输出的输出信号S3。该RS-FF电路60具有输出端子Q，上述控制信号SG2从该输出端子Q输出，并随后被提供至反相器电路61。反相器电路61对控制信号SG2逻辑反相以生成反相信号S20，并提供该反相信号S20至N-沟道MOS晶体管T60的栅极。晶体管T60的源极接地且其漏极连接至电容器C60的第一端子。电容器C60的第 二端子接地。晶体管T60与电容器C60之间的节点NI连接至电阻R60的第一端子。偏压VB被提供至电阻R60的第二端子。节点NI连接至缓冲电路62的输入端子。来自该缓冲电路62的输出信号S21被提供至RS-FF电路60的复位端子R。计时器电路42a的操作将参照图14加以描述。响应于来自第一比较电路20的输出信号S3的上升沿，RS-FF电路60输出H电平的控制信号SG2 (t30时刻)。响应于该H电平的控制信号SG2，反相器电路61提供L电平的反相信号S20至晶体管T60。因而，晶体管T60被失活，并且电荷相应于通过电阻R60供应的电流而在电容器C60中积聚。因而，电容器C60的第一端子(节点NI)处的电压VNl逐渐升高(t30至t31时刻)。节点NI处的电压接近偏压VB，随后缓冲电路62输出H电平的输出信号S21 (t31时刻)。RS-FF电路60响应于该输出信号S21的上升沿而被复位，并且从RS-FF电路60输出的控制信号SG2下降至L电平。如上所述，H电平的控制信号SG2的生成在H电平的输出信号S3从第一比较电路20输入后持续一特定时段，该特定时段由电阻R60的电阻值以及电容器C60的电容值确定。所述特定时段被设置为长于从H电平的输出信号S3自第一比较电路20输出到L电平的输出信号S4自第二比较电路21输出之间的时段。或者，第二实施例的计时器电路42可以变化为图15中所示的计时器电路42b。详细而言，复位优先RS-FF电路70的置位端子S被提供有从上述第一比较电路20输出的输出信号S3。RS-FF电路70具有输出端子Q，以上控制信号SG2从该输出端子Q输出。来自第二比较电路21的输出信号S4经由反相器电路71被提供至RS-FF电路72的置位端子S。RS-FF电路72的输出信号被提供至反相器电路73。该反相器电路73对控制信号SG2逻辑反相以生成反相信号S30。随后，反相器电路73输出反相信号S30至N-沟道MOS晶体管T70的栅极。晶体管T70的源极接地并且漏极连接至电容器C70的第一端子。该电容器C70的
第二端子接地。晶体管T70与电容器C70之间的节点N2连接至电阻R70的第一端子。偏压VB被提供至电阻R70的第二端子。节点N2连接至缓冲电路74的输入端子。来自该缓冲电路74的输出信号S31被提供至以上RS-FF电路70和72的复位端子R。
计时器电路42b的操作将参照图16加以描述。响应于从第二比较电路20输出的输出信号S3的上升沿，RS-FF电路70输出H电平的控制信号SG2 (t32时刻)。接续，响应于来自第二比较电路21的输出信号S4的下降沿，RS-FF电路72输出H电平的输出信号且反相器电路73输出L电平的反相信号S30 (t33时刻)。因而，晶体管T70被失活，且电荷相应于通过电阻R70供应的电流而在电容器C70中积聚。电容器C70的第一端子(节点N2)处的电压VN2逐渐升高(t33至t34时刻)。当节点N2处的电压VN2接近偏压VB时，缓冲电路74输出H电平的输出信号S31 (t34时刻)。RS-FF电路70和72响应于该输出信号S31的上升沿而被复位，且从RS-FF电路70输出的控制信号SG2下降至L电平。如上所述，H电平的控制信号SG2的生成在H电平的输出信号S3从第一比较电路20输入以及L电平的输出信号S4从第二比较电路21输入之后持续一特定时段，该特定时段由电阻R60的电阻值以及电容器C60的电容值确定。第二实施例的计时器电路42还可以变化为图17中所示的计时器电路42c。详细而言，复位优先RS-FF电路80的置位端子S被提供有从以上第一比较电路20输出的输出信号S3。该RS-FF电路80具有输出端子Q，上述控制信号SG2从该输出端子Q输出。控制信号SG2随后被提供至与门电路81的输入端子以及计数器82的复位端子。与门电路81被提供有从驱动电路14(参见图6)输出的控制信号DH。与门电路81生成输出信号S40，该输出信号S40是通过对控制信号SG2和控制信号DH的逻辑与操作而得到。随后，与门电路81输出该输出信号S40至计数器82。例如，与门电路81在收到H电平的控制信号SG2时输出控制信号DH至计数器82作为输出信号S40。计数器82每当检测到输出信号S40的上升沿时便增加计数值。当计数值达到特定值(例如10)时，计数器82输出H电平的输出信号S41至RS-FF电路80的复位端子R。计数器82响应于L电平的控制信号SG2对计数值进行复位。计时器电路42c的操作将参照图18加以描述。响应于从第一比较电路20输出的输出信号S3的上升沿，RS-FF电路80输出H电平的控制信号SG2 (t35时刻)。响应于该H电平的控制信号SG2，与门电路81输出控制信号DH至计数器82作为输出信号S40。当计数器82连续特定次(本示例中为10次)检测到输出信号S40 (控制信号DH)的上升沿时，计数器82输出H电平的输出信号S41 (t36时刻)。RS-FF电路80响应于该输出信号S41的上升沿被复位。从RS-FF电路80输出的控制信号SG2随后下降至L电平。如上所述，H电平的控制信号SG2的生成持续一从H电平的输出信号S3自第一比较电路20输出到控制信号DH的上升沿被检测到特定次数之间的特定时段。第二实施例的计时器电路42还可以变化为图19中所示的计时器电路42d。详细而言，复位优先RS-FF电路90的置位端子S被提供有从上述第一比较电路20输出的输出信号S3。RS-FF电路90具有输出端子Q，以上控制信号SG2从该输出端子Q输出。该控制信号SG2被提供至与门电路91的输入端子以及被提供至计数器92的复位端子。
与门电路91经由反相器电路93被提供有来自第二比较电路21的输出信号S4。与门电路91生成输出信号S50，该输出信号S50是通过对控制信号SG2和反相器电路93的输出信号的逻辑与操作而得到。随后，与门电路91输出该输出信号S50至计数器92。例如，与门电路91在收到H电平的控制信号SG2时输出反相器电路93的输出信号(输出信号S4的反相信号)至计数器92作为输出信号S50。计数器92每当检测到输出信号S50的上升沿时便增加计数值。当计数值达到特定值(例如10)时，计数器92输出H电平的输出信号S51至RS-FF电路90的复位端子R。计数器92响应于L电平的控制信号SG2复位计数值。计时器电路42d的操作将参照图20加以描述。响应于从第一比较电路20输出的输出信号S3的上升沿，RS-FF电路90输出H电平的控制信号SG2(t37时刻)。响应于该H电平的控制信号SG2，与门电路91输出输出信号S4的反相信号至计数器92作为输出信号S50。当计数器92连续特定次(本示例中为10次)检测到输出信号S50的上升沿(输出信号S4的下降沿)时，计数器92输出H电平
的输出信号S51 (t38时刻)。RS-FF电路90响应于该输出信号S51的上升沿被复位。从RS-FF电路90输出的控制信号SG2随后下降至L电平。如上所述，H电平的控制信号SG2的生成持续一从H电平的输出信号S3自第一比较电路20输出到输出信号S4的下降沿被检测到特定次之间的特定时段。第二实施例的计时器电路42以及以上变型例的计时器电路42a至42d生成这样的控制信号SG2，该控制信号SG2响应于从第一比较电路20输出的输出信号S3的上升沿而上升到H电平。然而，计时器电路并不限于这些结构。例如，计时器电路可以生成这样的控制信号SG2，该控制信号SG2在检测到H电平的输出信号S3之后响应于从第二比较电路21输出的输出信号S4的下降沿而上升到H电平。在以上实施例中，与线圈电路IL进行比较的第三参考值被设为0A。然而，这些实施例并不限于此值。例如，第三参考值可以被设为高于OA的电流值。设成更高的电流值例如可以使第二实施例的除去第三控制电路40的直流-直流变换器得以具有与第二实施例中所述优点⑴和⑵相同的优点。以上实施例的第一比较电路20将输出电压Vo与第二参考值Vr比较。可选择地，第一比较电路20可以将反馈电压VFB的值与第二参考值比较来用以检测输出电压Vo的过冲。在以上实施例中，晶体管Tl依据以特定周期上升的H电平的时钟信号CLK而被失活。可选择地，例如，可以在比较器11的输出信号Si的上升时刻(晶体管Tl被激活的时亥Ij)之后过去特定时间时失活晶体管Tl。在这种情况下，振荡器13可以由这样的计时器电路取代，该计时器电路在自输出信号SI的上升时刻过去特定时间段之后输出H电平的控制信号至RS-FF电路12的复位端子R，所述特定时间段依据输入电压Vi和输出电压Vo确定。可选择地，RS-FF电路12和振荡器13可以由单稳触发器(one-shot flip flop)电路取代。第二实施例中的第二比较电路21和比较器15可以进行整合。例如，比较器15的检测信号SD可以代替第二比较电路21的输出信号S4提供至反相器电路23、与非电路31以及计时器电路42。在第二实施例中，反向电流检测比较器15是用作反向电流检测电路的示例。然而，该反向电流检测电路可以是任意能够检测线圈电流IL反向流动的电路。例如，用于感测电流的电流感测电阻可以作为一个示例连接在线圈LI之后。在这种情况下，可以通过确定电流感测电阻两个端子之间的电势差来检测线圈电流IL的反向流动。可选择地，可以将电阻和电容并联连接至线圈LI。在这种情况下，可以通过使用该电阻和电容的直流电阻(direct current resistance, DCR)感测来检测线圈电流IL的反向流动。在以上实施例中，是将通过使用电阻Rl和R2对输出电压Vo分压而得到的部分电压用作反馈电压VFB。可选择地，例如，可以直接将输出电压Vo用作反馈电压VFB。在以上实施例中，是将N-沟道MOS晶体管用作第一开关的示例。然而，可以将P-沟道MOS晶体管用作第一开关，或者将双极晶体管用作第一开关。可选择地，可以将包括多个晶体管的开关电路用作第一开关。在以上实施例中，是将N-沟道MOS晶体管用作第二开关的示例。然而，可以将 P-沟道MOS晶体管用作第二开关。可选择地，也可以将双极晶体管用作第二开关。可选择地，可以将包括多个晶体管的开关电路用作第二开关。在以上实施例中，晶体管Tl和T2可以是控制电路3和3a的元件。变换单元2也可以是控制电路3和3a的元件。在以上实施例中，本发明被实施为使用比较器控制的降压型直流-直流变换器，该比较器控制是一种滞环控制(hysteresis control)。利用比较器控制，降压型直流-直流变换器通过使用反馈信号(其表现出输出电压Vo中产生的脉动的波形)并使用比较器11始终将脉动电压波形的底部值与参考电压Vrl进行比较来控制晶体管的切换。可选择地，例如，本发明可以实施为使用其他滞环控制、电压控制或电流控制的直流变压器。例如，第一控制电路10可以修改为能够依据基于输出电压Vo的电压与参考值之间的比较来以互补性方式切换晶体管Tl和T2的任意控制电路。在以上实施例中，直流-直流变换器为降压型直流-直流变换器。可选择地，每个实施例的直流-直流变换器可以是升降压直流-直流变换器(buck-boost DC-DCconverter)。在这种情况下，该升降压直流_直流变换器可以使用其控制电路减小在降压操作期间负载突然变化时可能发生的输出电压Vo的过冲量△ Vo。进而，可以缩短输出电压Vo处于过冲的时段。图21示出包括直流-直流变换器I (或直流-直流变换器Ia)的电子设备100的示例。该电子设备100包括主单元110(内部电路)和用于为主单元110供电的电源单元130。现在将描述主单元110的内部构造。存储器112连接至执行程序的中央处理单元111。该存储器112存储有CPU 111所执行的程序以及CPU 111所处理的数据。键盘114A以及定点设备114B经由接口(I/F)113也连接至CPU 111。该定点设备(pointing device) 114B例如可以是鼠标、轨迹球、触摸板或具有静电传感器的平板设备。显示器116经由I/F 115连接至CPU 111。通信单元118经由I/F 117连接至CPU111。显示器116可以是液晶显示器或场致发光面板。通信单元118可以是局域网板卡。外部存储设备120经由I/F 119连接至CPU 111。可移动存储介质访问设备122经由I/F 121连接至CPU 111。该外部存储设备120可以是硬盘。该访问设备122可以访问各种可移动存储介质，包括光盘(⑶)、数字多功能光盘(DVD)以及闪存卡。
现在将描述电源单元130的内部构造。直流-直流变换器I (或直流-直流变换器Ia)以及交流适配器131经由开关SW连接至主单元110。该主单元110通过直流-直流变换器I (或直流-直流变换器Ia)和交流适配器131的其中之一供电。在图21的示例中，直流-直流变换器I (或直流-直流变换器Ia)将来自电池132的输入电压Vi变换为输出电压Vo并将该输出电压Vo供应至主单元110。以上电子设备的示例包括个人笔记本电脑、诸如移动电话等通信设备、诸如个人数字助理(PDA)等信息处理设备、诸如数字照相机或视频摄像机等成像设备、以及诸如电视机等接收器。本文所述的所有示例和条件性语言均是为了教示性的目的，以帮助读者理解实施例的原理以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件，说明书中这些示例的组织也不是为了显示本发明的优劣。尽管已详细描述了本发明的各实施例，然而应当理解，在不脱离本发明的精神和范围的前提下可以进行各种变化、替换和更动。权利要求
1.ー种控制电路，其布置在包括第一开关及第ニ开关的电源中并控制该电源的输出电压，该控制电路包括 第一控制电路，连接至所述电源的第一开关和第二开关，其中所述第一控制电路依据第一參考电压和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切换所述第一开关和所述第二开关； 第一比较电路，将所述输出电压的电压值和所述反馈电压的电压值的其中之一与第二參考值相比较；和 第二比较电路，将流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值与第三參考值相比较；以及 第二控制电路，依据来自所述第一比较电路的输出信号失能所述第一开关和第二开关的互补性切换并失活所述第二开关，其中所述第二控制电路依据所述第二比较电路的输出信号来使能所失能的互补性切換。
2.根据权利要求I所述的控制电路，其中所述第二比较电路将所述连接点处的电压值与第四參考值相比较，并确定所述连接点电流是否达到所述第三參考值。
3.根据权利要求I或2所述的控制电路，还包括 反向电流检测电路，其在检测到所述连接点电流朝输入侧的反向流动时失活所述第二开关；以及 第三控制电路，其使所述反向电流检测电路的输出从所述失能的互补性切換被使能起失效至少一特定时段。
4.根据权利要求3所述的控制电路，其中所述特定时段是从所述失能的互补性切換被使能起到所述连接点电流的反向电流被检测到之间的时段。
5.根据权利要求3所述的控制电路，其中所述第三控制电路包括生成信号的信号生成电路，该信号用于从所述互补性切換被失能、到所述失能的互补性切換被使能后所述连接点电流的反向流动被检测到之间使所述反向电流检测电路的输出失效。
6.根据权利要求4所述的控制电路，其中所述第三控制电路包括生成信号的信号生成电路，该信号用于从所述互补性切換被失能、到所述失能的互补性切換被使能后所述连接点电流的反向流动被检测到之间使所述反向电流检测电路的输出失效。
7.根据权利要求3所述的控制电路，其中所述第三控制电路包括生成信号的信号生成电路，该信号用于使所述反向电流检测电路的输出失效，直到从所述互补性切換被失能后所述失能的互补性切換被使能起经过ー特定时段为止。
8.根据权利要求I或2所述的控制电路，其中 所述第一比较电路在所述输出电压的电压值达到所述第二參考值时生成第一检测信号，所述第二參考值大于所述输出电压的目标值； 所述第二比较电路在所述连接点电流的电流值达到OA的所述第三參考值时生成第二检测信号；并且 所述第二控制电路响应于所述第一检测信号失能所述互补性切換，并响应于所述第二检测信号使能所述失能的互补性切換。
9.根据权利要求3所述的控制电路，其中 所述第一比较电路在所述输出电压的电压值达到所述第二參考值时生成第一检测信号，所述第二參考值大于所述输出电压的目标值； 所述第二比较电路在所述连接点电流的电流值达到OA的所述第三參考值时生成第二检测信号；并且 所述第二控制电路响应于所述第一检测信号失能所述互补性切換，并响应于所述第二检测信号使能所述失能的互补性切換。
10.ー种电子设备，包括 电源，其包括第一开关、第二开关以及控制电路；以及 内部电路，其被供应有所述电源的输出电压， 其中所述控制电路包括 第一控制电路，其依据第一參考值和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切換所述电源的第一开关和第二开关； 第一比较电路，其将所述输出电压的电压值和所述反馈电压的电压值的其中之一与第ニ參考值相比较； 第二比较电路，其将流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值与第三參考值相比较； 第二控制电路，其依据来自所述第一比较电路的输出信号失能所述第一开关和第二开关的互补性切换并失活所述第二开关，其中所述第二控制电路依据来自所述第二比较电路的输出信号来使能所被失能的互补性切換。
11.一种用于控制电源的方法，所述电源包括第一开关和第二开关，该方法包括以下步骤 依据第一參考值和与所述电源的输出电压相对应的反馈电压的电压值的比较结果以互补的方式切換所述电源的第一开关和第二开关； 在所述输出电压的电压值和所述反馈电压的电压值的其中之ー达到第二參考值时失能所述第一开关和第二开关的互补性切换并失活所述第二开关，所述第二參考值大于所述输出电压的目标值；以及 在流过所述第一开关和所述第二开关之间的连接点的连接点电流的电流值达到第三參考值时使能所被失能的互补性切換。
全文摘要
本发明公开了用于控制电源的控制电路、电子设备以及方法。该控制电路布置在包括第一开关及第二开关的电源中，以控制所述电源的输出电压。该控制电路包括第一控制电路，其依据第一参考电压和与电源的输出电压对应的反馈电压的比较结果以互补的方式切换所述第一和第二开关。第一比较电路将所述输出电压或反馈电压与第二参考值比较。第二比较电路将流过第一和第二开关之间的连接点的连接点电流与第三参考值比较。第二控制电路依据来自第一比较电路的输出信号失能所述第一和第二开关的互补性切换，并依据所述第二比较电路的输出信号来使能所述互补性切换。本发明以更大程度改变线圈电流，过冲的输出电压迅速降低，缩短了输出电压处于过冲的时段。
文档编号H02M3/155GK102651608SQ20111046125
公开日2012年8月29日 申请日期2011年12月26日 优先权日2011年2月23日
发明者二村一好, 栉田幸一郎, 熊谷正雄 申请人:富士通半导体股份有限公司