专利名称：一种静电放电保护电路及包括该保护电路的显示装置的制作方法
技术领域：
本发明涉及显示领域，特别是一种静电放电保护电路及包括该保护电路的显示装置。
背景技术：
静电放电(Electro-Static Discharge, ESD)保护电路是显示装置的重要组成部分，可以保证显示装置在生产、运输及工作过程中免受静电伤害。图I为现有技术中显示装置内部阵列及周边ESD保护电路的结构示意图。參见图I所示，在正常工作时，数据(Vdata)线11或栅极(Vgate)线12仅有很小的漏电流流向栅极高电平(VGH)线14和栅极低电平(VGL)线15 ;当有ESD发生时，Vdata线11或Vgate线12的正电荷会通过ESD保护电路13迅速向VGH线14释放，负电荷会通过ESD保护电路13迅速向VGL线15释放，其中，VGH线14和VGL线15上的电平分别为栅极扫描信号的高电平和低电平。图2为现有技术中ESD保护电路的结构示意图，參见图2所示，图I中的ESD保护电路13包括两个增强型的P型薄膜晶体管Ml和M2，以Vdata线11为例进行说明。薄膜晶体管Ml的栅极与Vdata线11相连、源极与Vdata线11相连、漏极与VGH线14相连；薄膜晶体管M2的栅极与VGL线15相连、源极与VGL线15相连、漏极与Vdata线11相连。在正常工作时，Vdata线11上的电平在VGH线14上的电平和VGL线15上的电平之间，此时Vdata线11不会有正向电流向VGH线14和VGL线15释放，只有极微弱的反向漏电流向VGH线14和VGL线15释放。在发生ESD时，当Vdata线11上有正电荷积累时，Vdata线11上的电平高于VGH线14上的电平，薄膜晶体管Ml反向导通，将Vdata线11上的正电荷释放至Ij VGH线14上；当Vdata线11上有负电荷积累时，Vdata线11上的电平低于VGL线15上的电平，薄膜晶体管M2反向导通，将Vdata线11上的负电荷释放到VGL线15上，以保证显示装置内部阵列不受静电伤害。目前，氧化物薄膜晶体管具有迁移率高、均匀性好及成本低等优势，发展迅速，但现有的制作エ艺决定氧化物薄膜晶体管只能为耗尽型的薄膜晶体管，如果将耗尽型的薄膜晶体管应用于图2所示的ESD保护电路，则会导致在正常工作时，Vdata线11向VGH线14和VGL线15释放大量的电流，造成显示装置内部阵列不能正常工作，甚至可能会损坏外部驱动电路。
发明内容
本发明实施例提供ー种ESD保护电路及包括该保护电路的显示装置，用以利用耗尽型薄膜晶体管实现静电释放，降低ESD保护电路的成本。本发明实施例提供的ー种ESD保护电路，用于将信号线积累的静电荷释放到第一电平线或第二电平线，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中，所述第一薄膜晶体管，漏极与所述第一电平线相连，栅极与所述信号线相连，源极、与所述第二薄膜晶体管的栅极以及所述分压単元相连；所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连；所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与所述第二电平线相连；所述分压単元，连接所述第一薄膜晶体管的源极和所述第二电平线，且所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低或升高。
所述分压単元包括分压电阻或耗尽型薄膜晶体管。优选地，当所述分压単元包括耗尽型的第四薄膜晶体管时，则所述第四薄膜晶体管，漏极与所述第一薄膜晶体管的源极相连，栅极与所述第二电平线相连，源极与所述第二电平线相连。所述第四薄膜晶体管的有效沟道区宽长比小于所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管的有效沟道区宽长比。当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为N型薄膜晶体管时，则所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低。当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为P型薄膜晶体管时，则所述第一电平线、所述第二电平线、所述第三电平线的电平依次升高。本发明实施例提供的一种显示装置包括上述任一实施例中ESD保护电路，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中，所述第一薄膜晶体管，漏极与第一电平线相连，栅极与信号线相连，源极与所述第ニ薄膜晶体管的栅极以及所述分压単元相连；所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连；所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与第ニ电平线相连；所述分压単元，连接所述第一薄膜晶体管的源极和所述第二电平线，且所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低或升高。通过以上技术方案可知，本发明实施例中的ESD保护电路用于将信号线积累的静电荷释放到第一电平线或第二电平线，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中，所述第一薄膜晶体管，漏极与所述第一电平线相连，栅极与所述信号线相连，源极与所述第二薄膜晶体管的栅极以及所述分压単元相连；所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连；所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与所述第二电平线相连；所述分压単元，连接所述第一薄膜晶体管的源极和所述第二电平线，且所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低或升高。本发明实施例提供的ESD保护电路采用低成本的耗尽型薄膜晶体管，在正常工作时，可以有效避免信号线向第一电平线或第二电平线释放大量电流，保证显示装置内部阵列正常工作；在发生ESD时，能迅速释放信号线上积累的电荷，保证显示装置内部阵列免受静电伤害。因此，本发明实施例可以实现利用低成本的耗尽型薄膜晶体管完成静电释放，降低ESD保护电路的成本，从而降低包括该保护电路的显示装置的生产成本。
图I为现有技术中显示装置内部阵列及周边ESD保护电路的结构示意图；图2为现有技术中ESD保护电路的结构示意图；图3为本发明提供的ESD保护电路的一具体实施例的结构示意图；图4为本发明提供的ESD保护电路的另一具体实施例的结构示意图；图5为图4与图2中的ESD保护电路在正常工作时漏电流的对比图；图6为本发明提供的ESD保护电路的又一具体实施例的结构示意图。
具体实施例方式本发明实施例提供的ESD保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，利用低成本的耗尽型薄膜晶体管实现静电释放，从而降低ESD保护电路的成本。下面结合附图对本发明实施例中的ESD保护电路进行详细阐述。图3为本发明提供的ESD保护电路的一具体实施例的结构示意图。參见图3所示，本发明实施例提供的ESD保护电路，用于将信号线35积累的静电荷释放到第一电平线36或第二电平线37，该保护电路包括耗尽型的第一薄膜晶体管31、耗尽型的第二薄膜晶体管32、耗尽型的第三薄膜晶体管33及分压单元34，其中，所述第一薄膜晶体管31，漏极与所述第一电平线36相连，栅极与所述信号线35相连，源极与所述第二薄膜晶体管32的栅极以及所述分压単元34相连；所述第二薄膜晶体管32，漏极与所述第一电平线36相连，栅极与所述第一薄膜晶体管31的源极相连，源极与所述信号线35相连；所述第三薄膜晶体管33，漏极与所述信号线35相连，栅极与第三电平线38相连，源极与所述第二电平线37相连；所述分压単元34，连接所述第一薄膜晶体管31的源极和所述第二电平线37，且所述第一电平线36、所述第二电平线37、所述第三电平线38的电平依次降低或升闻。这里，从薄膜晶体管的制作角度考虑，漏极和源极的结构完全相同，可以互换使用。所述信号线35包括数据线或栅极线。所述分压単元34包括分压电阻或耗尽型薄膜晶体管。优选地，当所述分压単元34包括耗尽型的第四薄膜晶体管时，则所述第四薄膜晶体管，漏极与所述第一薄膜晶体管31的源极相连，栅极与所述第二电平线37相连，源极与所述第二电平线37相连。所述第四薄膜晶体管的有效沟道区宽长比小于所述第一薄膜晶体管31、所述第二薄膜晶体管32及所述第三薄膜晶体管33的有效沟道区宽长比，则所述第四薄膜晶体管的阻值较大，使得流经所述第四薄膜晶体管的电流很小，以保持低功耗，且不影响第一电平线36和第二电平线37的电平。当所述第一薄膜晶体管31、所述第二薄膜晶体管32、所述第三薄膜晶体管33均为 N型薄膜晶体管时，则所述第一电平线36、所述第二电平线37、所述第三电平线38的电平依次降低；当所述第一薄膜晶体管31、所述第二薄膜晶体管32、所述第三薄膜晶体管33均为P型薄膜晶体管时，则所述第一电平线36、所述第二电平线37、所述第三电平线38的电平依次升高。优选地，当所述第一电平线36的电平高于所述第二电平线37的电平时，可以将VGH线作为第一电平线36，且将VGL线作为第二电平线37 ;当所述第一电平线36的电平低于所述第二电平线37的电平时，可以将VGL线作为第一电平线36，且将VGH线作为第二电平线37，当然，也可以添加专门用于ESD保护的引出线作为第一电平线36、第二电平线37和第三电平线38，以使显示装置内部的抗干扰能力更强。一个实施例，当所述第一薄膜晶体管31、所述第二薄膜晶体管32、所述第三薄膜晶体管33均为N型薄膜晶体管，且所述分压单元34包括耗尽型的第四薄膜晶体管，且所述第四薄膜晶体管为N型薄膜晶体管吋，ESD保护电路的结构如图4所示，所述第一电平线 36、所述第二电平线37、所述第三电平线38的电平依次降低。为了保证在显示装置正常エ作时，所述第三薄膜晶体管33能够完全关断，则要求所述第三薄膜晶体管33栅极电位低于其源极电位，且差值大于所述第三薄膜晶体管33的阈值电压，因此，要求所述第二电平线37与所述第三电平线38的电平差大于所述第三薄膜晶体管33的阈值电压。在正常工作时，信号线35的电平在第一电平线36和第二电平线37的电平之间，第一薄膜晶体管31微通；第四薄膜晶体管导通，导通电流很小；第二薄膜晶体管32栅极的电位是通过第一薄膜晶体管31和第四薄膜晶体管分压获得的，低于其源极的电位，因此不导通或者微通，只有在信号线35的电平接近于第一电平线36的电平时才会微通；第三薄膜晶体管33的栅极电位低于源极的电位，因此不导通，综上所述，在正常工作时，第一薄膜晶体管31微通，第二薄膜晶体管32不导通或者微通，第三薄膜晶体管33不导通，不会影响信号线35上的信号进入内部的像素単元，第四薄膜晶体管导通，电流很小以保持低功耗，且不影响第一电平线36和第二电平线37的电平。当有ESD发生时，如果信号线35上有正电荷积累，信号线35的电位将升高，则第一薄膜晶体管31的导通能力增强，第二薄膜晶体管32栅极电位V1将升高，当V1升高到或者高于V2+Vthl时，其中，V2为第一电平线36的电位，即第二薄膜晶体管32漏极电位，Vthl为第二薄膜晶体32的阈值电压，由于第二薄膜晶体管32为耗尽型N型晶体管，因此Vthl < 0，此时，第二薄膜晶体管32反向导通，将信号线35上积累的正电荷释放到第一电平线36上，且释放电流与(V1-V2-Vthl)2成正比；如果信号线35上有负电荷积累，信号线35的电位将降低，即第三薄膜晶体管33漏极电位V3将降低，当V3降低到或者低于V4-Vth2时，其中，V4为第三电平线38的电位，即第三薄膜晶体管33栅极电位，Vth2为第三薄膜晶体33的阈值电压，由于第三薄膜晶体管33为耗尽型N型晶体管，因此Vth2 < 0，此时，第三薄膜晶体管反向导通，将信号线35上积累的负电荷释放到第二电平线37上，且释放电流与(V4-V3-Vth2)2成正比。综上所述，在有ESD发生时，利用图4的电路可以将信号线35积累的正负电荷迅速释放掉。将耗尽型薄膜晶体管应用于图2所示的ESD保护电路，并与图4的ESD保护电路对此正常工作时漏电流的情况，且以第一电平线为VGH线、第二电平线为VGL线、信号线为Vdata线为例进行说明。在进行对比时，两个电路除了结构以外，其他条件都相同，都采用阈值电压为-2V，宽长比为20um/4um的耗尽型N型薄膜晶体管，VGH线的电压为7V，VGL线的电压均为-3V，第三电平线上的电压为-5. IV，从OV 4V扫描Vdata线的电压，则上述两个电路产生漏电流的情况如图5所示，图2的保护电路中的VGH线、Vdata线、VGL线上的电流分别为ら、12、I3，则图2的保护电路在正常工作时会产生大于20uA的正向漏电流；图4的保护电路中的VGH线、Vdata线、VGL线上的电流分别为14、15、16，则图4的保护电路在正常工作时只会产生小于5uA的漏电流。因此，图4所示的ESD保护电路适用于低成本的耗尽型薄膜晶体管，降低了 ESD保护电路的生产成本。另ー个实施例，当所述第一薄膜晶体管31、所述第二薄膜晶体管32、所述第三薄膜晶体管33均为P型薄膜晶体管，且所述分压单元34包括耗尽型的第四薄膜晶体管，且所述第四薄膜晶体管为P型薄膜晶体管吋，ESD保护电路的结构如图6所示，所述第一电平线36、所述第二电平线37、所述第三电平线38的电平依次升高。为了保证在显示装置正常エ作时，所述第三薄膜晶体管33能够完全关断，则要求所述第三薄膜晶体管33栅极电位高于其源极电位，且差值大于所述第三薄膜晶体管33的阈值电压，因此，要求所述第三电平线38与所述第二电平线37的电平差大于所述第三薄膜晶体管33的阈值电压。在正常工作时，信号线35的电平在第一电平线36和第二电平线37的电平之间，第一薄膜晶体管31微通；第四薄膜晶体管导通，导通电流很小；第二薄膜晶体管32栅极的电位是通过第一薄膜晶体管31和第四薄膜晶体管分压获得的，高于其源极的电位，因此不导通或者微通，只有在信号线35的电平接近于第一电平线36的电平时才会微通；第三薄膜晶体管33的栅极电位高于源极的电位，因此不导通，综上所述，在正常工作时，第一薄膜晶体管31微通，第二薄膜晶体管32不导通或者微通，第三薄膜晶体管33不导通，不会影响信号线35上的信号进入内部的像素単元，第四薄膜晶体管导通，电流很小以保持低功耗，且不影响第一电平线36和第二电平线37的电平。 当有ESD发生时，如果信号线35上有负电荷积累，信号线35的电位将降低，则第一薄膜晶体管31的导通能力增强，第二薄膜晶体管32栅极电位V5将降低，当V5降低到或者低于v6+vth3时,其中,V6为第一电平线36的电位，即第二薄膜晶体管32漏极电位，Vth3为第二薄膜晶体32的阈值电压，由于第二薄膜晶体管32为耗尽型P型晶体管，因此Vth3 < 0，此时，第二薄膜晶体管32反向导通，将信号线35上积累的负电荷释放到第一电平线36上，且释放电流与(V5-V6-Vth3)2成正比；如果信号线35上有正电荷积累，信号线35的电位将升高，即第三薄膜晶体管33漏极电位V7将升高，当V7升高到或者高于V8-Vth4时，其中，V8为第三电平线38的电位，即第三薄膜晶体管33栅极电位，Vth4为第三薄膜晶体33的阈值电压，由于第三薄膜晶体管33为耗尽型P型晶体管，因此Vth4 < 0，此时，第三薄膜晶体管反向导通，将信号线35上积累的正电荷释放到第二电平线37上，且释放电流与(V8-V7-Vth4)2成正比。综上所述，在有ESD发生时，利用图5的电路可以将信号线35积累的正负电荷迅速释放掉。一种显示装置，包括上述图3、图4或者图6所示的ESD保护电路，该显示装置中的ESD保护电路用以迅速释放Vdata线或Vgate线上积累的正负电荷，以保证显示装置内部阵列不受静电伤害，且该显示装置中ESD保护电路适用于低成本的耗尽型薄膜晶体管，因此降低了显示装置的生产成本。通过以上技术方案可知，本发明实施例中的ESD保护电路用于将信号线积累的静电荷释放到第一电平线或第二电平线，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中，所述第一薄膜晶体管，漏极与所述第一电平线相连，栅极与所述信号线相连，源极与所述第二薄膜晶体管的栅极以及所述分压単元相连；所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连；所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与所述第二电平线相连；所述分压単元，连接所述第一薄膜晶体管的源极和所述第二电平线，且所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低或升高。本发明实施例提供的ESD保护电路采用低成本的耗尽型薄膜晶体管，在正常工作时，可以有效避免信号线向第一电平线或第二电平线释放大量电流，保证显示装置内部阵列正常工作；在发生ESD时，能迅速释放信号线上积累的电荷，保证显示装置内部阵列免受静电伤害。因此，本发明实施例可以实现利用低成本的耗尽型薄膜晶体管完成静电释放，降低ESD保护电路的成本，从而降低包括该保护电路的显示装置的生产成本。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种静电放电保护电路，其特征在于，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中， 所述第一薄膜晶体管，漏极与第一电平线相连，栅极与信号线相连，源极与所述第二薄膜晶体管的栅极以及所述分压单元相连； 所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连； 所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与第二电平线相连； 所述分压单元，连接所述第一薄膜晶体管的源极和所述第二电平线。
2.如权利要求I所述的保护电路，其特征在于，所述分压单元包括分压电阻或耗尽型 薄膜晶体管。
3.如权利要求2所述的保护电路，其特征在于，当所述分压单元包括耗尽型的第四薄膜晶体管时，则 所述第四薄膜晶体管，漏极与所述第一薄膜晶体管的源极相连，栅极与所述第二电平线相连，源极与所述第二电平线相连。
4.如权利要求3所述的保护电路，其特征在于，所述第四薄膜晶体管的有效沟道区宽长比小于所述第一薄膜晶体管、所述第二薄膜晶体管及所述第三薄膜晶体管的有效沟道区宽长比。
5.如权利要求I所述的保护电路，其特征在于，当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为N型薄膜晶体管时，则 所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低。
6.如权利要求I所述的保护电路，其特征在于，当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为P型薄膜晶体管时，则 所述第一电平线、所述第二电平线、所述第三电平线的电平依次升高。
7.如权利要求I 6中任意一项所述的保护电路，其特征在于，所述信号线包括数据线或栅极线。
8.—种显示装置，其特征在于，包括权利要求I所述的保护电路，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元，其中， 所述第一薄膜晶体管，漏极与第一电平线相连，栅极与信号线相连，源极与所述第二薄膜晶体管的栅极以及所述分压单元相连； 所述第二薄膜晶体管，漏极与所述第一电平线相连，栅极与所述第一薄膜晶体管的源极相连，源极与所述信号线相连； 所述第三薄膜晶体管，漏极与所述信号线相连，栅极与第三电平线相连，源极与第二电平线相连； 所述分压单元，连接所述第一薄膜晶体管的源极和所述第二电平线。
9.如权利要求8所述的显示装置，其特征在于，当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为N型薄膜晶体管时，则 所述第一电平线、所述第二电平线、所述第三电平线的电平依次降低。
10.如权利要求8所述的显示装置，其特征在干，当所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管均为P型薄膜晶体管时，则 所述第一电平线、所 述第二电平线、所述第三电平线的电平依次升高。
全文摘要
本发明公开了一种ESD保护电路及包括该保护电路的显示装置，该保护电路包括耗尽型的第一薄膜晶体管、耗尽型的第二薄膜晶体管、耗尽型的第三薄膜晶体管及分压单元。在正常工作时，可以有效避免信号线释放大量电流，保证显示装置内部阵列正常工作；在发生ESD时，能迅速释放信号线上积累的静电荷，保证显示装置内部阵列免受静电伤害，因此，应用本发明，可以利用低成本的耗尽型薄膜晶体管实现静电释放，降低ESD保护电路的生产成本，从而降低包括该保护电路的显示装置的生产成本。
文档编号H02H9/02GK102651547SQ201210008979
公开日2012年8月29日 申请日期2012年1月12日 优先权日2012年1月12日
发明者吴仲远, 段立业 申请人:京东方科技集团股份有限公司