返驰式电源转换器与电子装置制造方法

返驰式电源转换器与电子装置制造方法
【专利摘要】本发明公开了一种适用于同步整流的返驰式电源转换器与电子装置，返驰式电源转换器包括变压器、主开关、同步开关、同步整流控制电路、取样电路与运算电路。主开关的控制端接收主开关切换信号以控制主开关。同步整流控制电路用以依据所接收的感测信号，传送控制信号至同步开关的控制端。取样电路取样同步开关的状态以产生第一逻辑信号与第二逻辑信号。运算电路接收且根据第一与第二逻辑信号以进行充放电的计时，进而输出开关截止脉冲信号至分压电路。如果感测信号的电压低于预定门槛电压，同步开关则根据控制信号进入截止状态。
【专利说明】返驰式电源转换器与电子装置
【技术领域】
[0001]本发明有关于一种返驰式电源转换器，且特别是关于一种于连续导通模式或不连续导通模式具同步整流的返驰式电源转换器。
【背景技术】
[0002]近年来，开关电源供应器正在急速的发展，并且在电脑及电子产品里扮演着极为重要的角色，开关电源供应器和传统式的电源供应器比较起来，具有稳定、精简以及较有效率等优点。在此当中，返驰式开关电源转换器因为有着低成本以及简单化的电路设计而被广泛的应用。
[0003]返驰式开关电源转换器同步整流常见的控制方式，为使用同步整流控制芯片检测同步整流开关的漏源极电压，作为控制同步整流开关导通或截止的依据。当初级侧开关截止时，次级侧的本体二极管(Body diode)会被迫导通来提供激磁电感(MagnetizingInductance)释能的电流路径,此时同步整流开关的漏源极电压的绝对值会高于同步整流控制芯片所预设的导通门槛电压，因此同步整流开关便能被同步整流控制芯片驱动导通。随着激磁电感渐渐将能量释放给负载的同时，同步整流开关的漏源极电压的绝对值亦会渐渐下降，一旦其低于同步整流控制芯片所预设的截止门槛电压时，同步整流开关即被同步整流控制芯片驱动截止。
[0004]然而，此控制方法只有在不连续导通模式下，才能确保同步整流开关在下一切换周期初级侧开关导通之前成功地被驱动截止。倘若操作于连续导通模式时，由于连续的激磁电感电流会导致同步整流开关的漏源极电压的绝对值在切换周期内皆易高于同步整流控制芯片所预设的截止门槛电压，一直要到下一切换周期初级侧开关导通、激磁电感由释能转为储能、变压器次级侧感应出对地的电压由负压转换成正压的过程中，使得同步整流开关的漏源极电压的绝对值低于同步整流控制芯片所预设的截止门槛电压，同步整流开关的漏源极电压才能被同步整流控制芯片驱动截止。此控制法虽然最终可将同步整流开关截止，但在同步整流开关被截止之前，存在着一短暂时间内初级侧开关与同步整流开关皆处于导通的状态，击穿(Shoot-through)问题便因此产生。如此不仅使得同步整流开关的电流应力增加，在同步整流开关截止之后所产生的同步整流开关的漏源极电压的电压突波亦会增加同步整流开关的电压应力，同时也会增加切换损耗，因此造成整体转换效率变低、高耐压/耐流元件成本增加的缺点。

【发明内容】

[0005]本发明的目的在于提供一种返驰式电源转换器，适用于同步整流，返驰式电源转换器将所接收输入电压转换为输出电压，返驰式电源转换器包括变压器、主开关、同步开关、同步整流控制电路、取样电路与运算电路。变压器具有初级侧与次级侧，其中激磁电感的两端耦接至变压器的初级侧的绕组。主开关的控制端接收主开关切换信号以控制主开关的开关切换，主开关的漏极耦接变压器的初级侧的绕组，主开关的源极耦接第一接地电压。同步开关耦接变压器的次级侧的绕组，并且同步开关的漏极与源极分别耦接本体二极管的阴极与阳极，同步开关的漏源极电压的信号等于主开关切换信号。同步整流控制电路用以依据所接收的感测信号，传送控制信号至同步开关的控制端，其中感测信号为分压电路依据开关截止脉冲信号与同步开关的漏源极电压的信号所产生。取样电路耦接同步开关的漏极，以产生第一逻辑信号与第二逻辑信号。运算电路耦接取样电路，运算电路接收且根据第一与第二逻辑信号以进行充放电的计时，进而输出开关截止脉冲信号至分压电路。如果感测信号的电压低于预定门槛电压，同步开关则根据控制信号进入截止状态，并且当同步开关截止时，则本体二极管导通以提供激磁电感释能的电流路径。
[0006]在本发明其中一个实施例中，返驰式电源转换器在同步整流时，返驰式电源转换器于变压器的次级侧独立工作。
[0007]在本发明其中一个实施例中，在开关切换周期，当主开关切换信号转态为低电平电压时，则控制信号转态为高电平电压，并且当感测信号的电压低于预定门槛电压时，控制信号转态为低电平电压以提前关闭同步开关。
[0008]在本发明其中一个实施例中，当第一逻辑信号或第二逻辑信号为低电平电压时，则运算电路内进行放电的计时，当第一逻辑信号或第二逻辑信号为高电平电压时，则运算电路内进行充电的计时，其中第一与第二逻辑信号为逻辑上互补。
[0009]在本发明其中一个实施例中，当放电至低于计时门槛电压时，则运算电路输出开关截止脉冲信号以关闭同步开关，并且当开关截止脉冲信号转态至低电平电压时，则主开关切换信号转态至高电平电压。
[0010]在本发明其中一个实施例中，取样电路更接收时脉信号，以产生第一与第二逻辑信号，其中时脉信号与主开关切换信号同步。
[0011]在本发明其中一个实施例中，运算电路包括第一充放电电路、第一峰值检测电路与第一门槛电压产生电路。第一充放电电路，接收第一逻辑信号以进行充放电的计时，并且输出第一电容电压。第一峰值检测电路I禹接第一充放电电路，以接收第一电容电压且输出第一直流电压，其中第一直流电压低于第一电容电压的峰值。第一门槛电压产生电路耦接第一峰值检测电路，且接收第一直流电压与第一补偿电压以产生第一峰值电压，进而通过第一分压比值输出第一门滥电压。第一门滥电压为计时门滥电压，且第一峰值电压为第一电容电压的峰值。
[0012]在本发明其中一个实施例中，运算电路更包括第二充放电电路、第二峰值检测电路与第二门槛电压产生电路。第二充放电电路接收第二逻辑信号以进行充放电的计时，并且输出第二电容电压。第二峰值检测电路耦接第二充放电电路，以接收第二电容电压且输出第二直流电压，其中第二直流电压低于第二电容电压的峰值。第二门槛电压产生电路耦接第二峰值检测电路，且接收第二直流电压与第二补偿电压以产生第二峰值电压，进而通过第二分压比值输出第二门槛电压。第二门槛电压为计时门槛电压，且第二峰值电压为第二电容电压的峰值。
[0013]在本发明其中一个实施例中，运算电路更包括触发电压产生电路。触发电压产生电路耦接取样电路、第一及第二充放电电路、第一及第二门槛电压产生电路与分压电路，其中触发电压产生电路接收且根据第一及第二逻辑信号、第一及第二电容电压与第一及第二门槛电压，以输出开关截止脉冲信号、第一放电脉冲信号与第二放电脉冲信号。[0014]在本发明其中一个实施例中，当第一电容电压低于第一门槛电压时，触发电压产生电路输出第一放电脉冲信号至第一充放电电路，以将第一电容电压降为零。
[0015]在本发明其中一个实施例中，当第二电容电压低于第二门槛电压时，触发电压产生电路输出第二放电脉冲信号至第二充放电电路，以将第二电容电压降为零。
[0016]在本发明其中一个实施例中，当触发电压产生电路输出第一或第二放电脉冲信号时，同时输出开关截止脉冲信号以在下一开关切换周期开始前提早关闭同步开关。
[0017]在本发明其中一个实施例中，取样电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一比较器、第五电阻、第二比较器与D型触发器。第一电阻的一端耦接同步开关的漏极。第二电阻的一端耦接第一电阻的另一端，第二电阻的另一端耦接第二接地电压。第三电阻的一端稱接第一电阻的另一端。第四电阻的一端接收第一电压。第一比较器的负输入端耦接第三电阻的另一端，第一比较器的正输入端耦接第四电阻的另一端。第五电阻的一端稱接第一比较器的正输入端，第五电阻的另一端稱接第一比较器的输出端。第二比较器的负输入端耦接第一比较器的输出端，第二比较器的正输入端接收第二电压。D型触发器的数据输入端耦接其数据反输出端，D型触发器的数据输出端输出第一逻辑信号，D型触发器的数据反输出端输出第二逻辑信号，D型触发器的时脉输入端耦接第二比较器的输出端且接收时脉信号。
[0018]在本发明其中一个实施例中，第一充放电电路包括第一充电电阻、第二充电电阻、第三充电电阻、第一晶体管与第一计时电容。第一充电电阻的一端稱接系统电压。第二充电电阻的一端耦接第一充电电阻的另一端，第二充电电阻的另一端耦接第二接地电压。第三充电电阻的一端耦接系统电压。第一晶体管的基极耦接第一充电电阻的另一端，第一晶体管的射极耦接第三充电电阻的另一端。第一计时电容的一端耦接第一晶体管的集极，第一计时电容的另一端耦接第二接地电压，其中第一充电电阻、第二充电电阻、第三充电电阻与第一晶体管构成第一充电电流源。
[0019]在本发明其中一个实施例中，第一充放电电路更包括第二晶体管、第三晶体管、第四晶体管、第一放电电阻与第五晶体管。第二晶体管的漏极耦接第一计时电容的一端，第二晶体管的栅极接收第一放电脉冲信号，第二晶体管的源极耦接第二接地电压。第三晶体管的集极耦接第一计时电容的一端，第三晶体管的射极耦接第二接地电压。第四晶体管的基极耦接第三晶体管的基极，第四晶体管的射极耦接第二接地电压。第一放电电阻的一端耦接系统电压，第一放电电阻的另一端耦接第四晶体管的集极与基极。第五晶体管的漏极耦接第一放电电阻的另一端，第五晶体管的栅极接收第一逻辑信号，第五晶体管的源极耦接第二接地电压，其中第三晶体管、第四晶体管与第一放电电阻构成第一放电电流源。
[0020]在本发明其中一个实施例中，当第一逻辑信号为高电平电压时，第一充电电流源对第一计时电容进行充电，以产生第一电容电压，当第一逻辑信号为低电平电压时，第一计时电容对第一放电电流源进行放电，以释放第一电容电压，其中当第一电容电压低于第一门滥电压时，第二晶体管根据第一放电脉冲信号而开启，以加速第一计时电容的放电而使第一电容电压降为零。
[0021]在本发明其中一个实施例中，第二充放电电路包括第四充电电阻、第五充电电阻、第六充电电阻、第六晶体管与第二计时电容。第四充电电阻的一端稱接系统电压。第五充电电阻的一端耦接第四充电电阻的另一端，第五充电电阻的另一端耦接第二接地电压。第六充电电阻的一端耦接系统电压。第六晶体管的基极耦接第四充电电阻的另一端，第六晶体管的射极耦接第六充电电阻的另一端。第二计时电容的一端耦接第六晶体管的集极，第二计时电容的另一端耦接第二接地电压，其中第四充电电阻、第五充电电阻、第六充电电阻与第六晶体管构成第二充电电流源。
[0022]在本发明其中一个实施例中，第二充放电电路更包括第七晶体管、第八晶体管、第九晶体管、第二放电电阻与第十晶体管。第七晶体管的漏极耦接第二计时电容的一端，第七晶体管的栅极接收第二放电脉冲信号，第七晶体管的源极耦接第二接地电压。第八晶体管的集极耦接第二计时电容的一端，第八晶体管的射极耦接第二接地电压。第九晶体管的基极耦接第八晶体管的基极，第九晶体管的射极耦接第二接地电压。第二放电电阻的一端耦接系统电压，第二放电电阻的另一端耦接第九晶体管的集极与基极。第十晶体管的漏极耦接第二放电电阻的另一端，第十晶体管的栅极接收第二逻辑信号，第十晶体管的源极耦接第二接地电压，其中第八晶体管、第九晶体管与第二放电电阻构成第二放电电流源。
[0023]在本发明其中一个实施例中，当第二逻辑信号为高电平电压时，第二充电电流源对第二计时电容进行充电，以产生第二电容电压，当第二逻辑信号为低电平电压时，第二计时电容对第二放电电流源进行放电，以释放第二电容电压，其中当第二电容电压低于第二门槛电压时，第七晶体管根据第二放电脉冲信号而开启，以加速第二计时电容的放电而使第二电容电压降为零。
[0024]在本发明其中一个实施例中，第一峰值检测电路包括第一二极管、第一存储电容、第三放电电阻与第一放大器。第一二极管的阳极接收第一电容电压。第一存储电容的一端耦接第一二极管的阴极，第一存储电容的另一端耦接第二接地电压。第三放电电阻并联耦接第一存储电容。放大器的正输入端耦接第一存储电容的一端，第一放大器的负输入端耦接第一放大器的输出端，其中第一放大器的输出端输出第一直流电压，并且第一直流电压等于第一电容电压的峰值减去第一二极管的顺向导通电压。
[0025]在本发明其中一个实施例中，第一门槛电压产生电路包括第一加法电阻、第二加法电阻、第二放大器、第三加法电阻、第四加法电阻、第一分压电阻与第二分压电阻。第一加法电阻的一端接收第一直流电压。第二加法电阻的一端耦接第一加法电阻的另一端，第二加法电阻的另一端耦接第一补偿电压，其中第一补偿电压为第一二极管的顺向导通电压。第二放大器的正输入端耦接第一加法电阻的另一端。第三加法电阻的一端耦接第二放大器的负输入端，第三加法电阻的另一端耦接第二接地电压。第四加法电阻的一端耦接第三加法电阻的一端，第四加法电阻的另一端I禹接第二放大器的输出端，并且于第二放大器的输出端输出第一峰值电压，第一峰值电压为第一电容电压的峰值。第一分压电阻的一端接收第一峰值电压。第二分压电阻的一端I禹接第一分压电阻的另一端且输出第一门滥电压,第二分压电阻的另一端耦接第二接地电压，其中第二分压电阻的电阻值除以第一及第二分压电阻的相加电阻值为第一分压比值，第一门滥电压为第一分压比值乘上第一峰值电压。
[0026]在本发明其中一个实施例中，第二峰值检测电路包括第二二极管、第二存储电容、第四放电电阻与第三放大器。第二二极管的阳极接收第二电容电压。第二存储电容的一端耦接第二二极管的阴极，第二存储电容的另一端耦接第二接地电压。第四放电电阻并联耦接第二存储电容。第三放大器的正输入端耦接第二存储电容的一端，第三放大器的负输入端耦接第三放大器的输出端，其中第三放大器的输出端输出第二直流电压，并且第二直流电压等于第二电容电压的峰值减去第二二极管的顺向导通电压。
[0027]在本发明其中一个实施例中，第二门槛电压产生电路包括第五加法电阻、第六加法电阻、第四放大器、第七加法电阻、第八加法电阻、第三分压电阻与第四分压电阻。第五加法电阻的一端接收第二直流电压。第六加法电阻的一端耦接第五加法电阻的另一端，第六加法电阻的另一端耦接第二补偿电压，其中第二补偿电压为第二二极管的顺向导通电压。第四放大器的正输入端耦接第五加法电阻的另一端。第七加法电阻的一端耦接第四放大器的负输入端，第七加法电阻的另一端耦接第二接地电压。第八加法电阻的一端耦接第七加法电阻的一端，第八加法电阻的另一端耦接第四放大器的输出端，并且于第四放大器的输出端输出第二峰值电压，第二峰值电压为第二电容电压的峰值。第三分压电阻的一端接收第二峰值电压。第四分压电阻的一端耦接第三分压电阻的另一端且输出第二门槛电压，第四分压电阻的另一端稱接第二接地电压，其中第四分压电阻的电阻值除以第三及第四分压电阻的相加电阻值为第二分压比值，第二门槛电压为第二分压比值乘上第二峰值电压。
[0028]在本发明其中一个实施例中，触发电压产生电路包括第三比较器、第一与门(ANDgate)、第四比较器、第二与门与或门(OR gate)。第三比较器的正输入端接收第一门槛电压,第三比较器的负输入端接收第一电容电压。第一与门(AND gate),稱接第二逻辑信号与第三比较器的输出端，第一与门输出第一放电脉冲信号。第四比较器的正输入端接收第二门槛电压，第四比较器的负输入端接收第二电容电压。第二与门耦接第一逻辑信号与第四比较器的输出端，第二与门输出第二放电脉冲信号。或门(OR gate)耦接至第一及第二与门的输出端以接收第一及第二放电脉冲信号。当第一或第二放电脉冲信号为高电平电压时，或门同时输出开关截止脉冲信号以在下一开关切换周期开始前提早关闭同步开关。
[0029]本发明实施例另提供一种电子装置，电子装置包括返驰式电源转换器与负载。返驰式电源转换器适用于连续导通模式(Continuous conduction mode, CCM)或不连续导通模式(Dis-continuous conduction mode, DCM)下的同步整流。负载稱接返驰式电源转换器以接收输出电压。
[0030]在本发明其中一个实施例中，返驰式电源转换器在同步整流时，返驰式电源转换器于变压器的次级侧独立工作，并且在开关切换周期，当主开关切换信号转态为低电平电压时，则控制信号转态为高电平电压，并且当感测信号的电压低于预定门槛电压时，控制信号转态为低电平电压以提前关闭同步开关。
[0031]综上所述，本发明实施例所提出的返驰式电源转换器与电子装置，能够在连续导通模式下避免击穿问题的发生，进而降低同步整流开关的电压应力与电流应力，提升整体转换效率以及降低成本。再者，本发明实施例无需任何的初级侧信号的输入即可独立于次级侧独立工作，因此不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0032]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此多个说明与所附图式仅是用来说明本发明，而非对本发明的权利要求范围作任何的限制。
【专利附图】

【附图说明】
[0033]上文已参考随附图式来详细地说明本发明的具体实施例，藉此可对本发明更为明白，在该多个图式中:
[0034]图1A为根据本发明实施例的低侧返驰式电源转换器的示意图。
[0035]图1B为根据本发明实施例的高侧返驰式电源转换器的示意图。
[0036]图2为根据本发明另一实施例的低侧返驰式电源转换器的区块示意图。
[0037]图3为根据本发明实施例的取样电路的具体电路示意图。
[0038]图4为根据本发明实施例的第一充放电电路的具体电路图。
[0039]图5为根据本发明实施例的第二充放电电路的具体电路图。
[0040]图6为根据本发明实施例的第一峰值检测电路与第一门槛电压产生电路的具体电路图。
[0041]图7为根据本发明实施例的第二峰值检测电路与第二门槛电压产生电路的具体电路图。
[0042]图8为根据本发明实施例的触发电压产生电路示意图。
[0043]图9为根据本发明实施例的返驰式电源转换器的驱动波形图。
[0044]图10为根据本发明实施例的电子装置的示意图。
[0045]其中，附图标记说明如下:
[0046]100、100’、200:返驰式电源转换器
[0047]110:同步整流控制电路
[0048]120:取样电路
[0049]130:运算电路
[0050]131:第一充放电电路
[0051]132:第一峰值检测电路
[0052]133:第一门槛电压产生电路
[0053]134:第二充放电电路
[0054]135:第二峰值检测电路
[0055]136:第二门槛电压产生电路
[0056]137:第二峰值检测电路
[0057]140:分压电路
[0058]1000:电子装置
[0059]1010:返驰式电源转换器
[0060]1020:负载
[0061]Cl:第一计时电容
[0062]C2:第二计时电容
[0063]CaUCbl:储存电容
[0064]Cvcc:绕组电容
[0065]CLK:时脉信号
[0066]Dl:本体二极管
[0067]Dal、Dbl: 二极管
[0068]Dvcc:绕组二极管
[0069]DFl:D型触发器[0070]GNDl:第一接地电压
[0071]GND2:第二接地电压
[0072]Lm:激磁电感
[0073]MS:主开关
[0074]NPlKNS 11:绕组
[0075]NVCC:第一侧级绕组
[0076]NS:第二侧级绕组
[0077]Qal ?Qa5、Qbl ?Qb5:晶体管
[0078]Rl ?R5:电阻
[0079]Ral ?Ra3、Rbl ?Rb3:充电电阻
[0080]Ra4、Ra5、Rb4、Rb5:放电电阻
[0081]Ra61 ?Ra64、Rb61 ?Rb64:加法电阻
[0082]Ra7、Ra8、Rb7、Rb8:分压电阻
[0083]Rsrl:第一感测电阻
[0084]Rsr2:第二感测电阻
[0085]SS:同步开关
[0086]Tl:开关切换周期
[0087]T2:下一个开关切换周期
[0088]TF:变压器
[0089]Ul:第一比较器
[0090]U2:第二比较器
[0091]U3:第一放大器
[0092]U4:第二放大器
[0093]U5:第三放大器
[0094]U6:第四放大器
[0095]U7:第三比较器
[0096]U8:第一与门
[0097]U9:第四比较器
[0098]U10:第二与门
[0099]Ull:或门
[0100]Vl:第一电压
[0101]V2:第二电压
[0102]V3:第三电压
[0103]Vfa:第一补偿电压
[0104]Vfb:第二补偿电压
[0105]VCl:第一电容电压
[0106]VC2:第二电容电压
[0107]VCC:系统电压
[0108]VPl:第一直流电压[0109]VP2:第二直流电压
[0110]Vt:开关截止脉冲信号
[0111]Vta:第一放电脉冲信号
[0112]Vtb:第二放电脉冲信号
[0113]Vqbar:第一逻辑信号
[0114]Vq:第二逻辑信号
[0115]VCTL:控制信号
[0116]VDS2:漏源极电压
[0117]VGS2:栅源极电压
[0118]VGSl:主开关切换信号
[0119]VSEN:感测信号
[0120]VIN:输入电压
[0121]VXl:第一峰值电压
[0122]VX2:第二峰值电压
[0123]VOUT:输出电压
[0124]a VXl:第一门槛电压
[0125]β VX2:第二门槛电压
【具体实施方式】
[0126]在下文将参看随附图式更充分地描述各种例示性实施例，在随附图式中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此多个例示性实施例使得本发明将为详尽且完整，且将向本领域技术人员充分传达本发明概念的范畴。在诸图式中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似元件。
[0127]应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种元件，但此多个元件不应受此多种术语限制。此多种术语乃用以区分一元件与另一元件。因此，下文论述的第一元件可称为第二元件而不偏离本发明概念的教示。如本文中所使用，术语“及/或”包括相关联的列出目中的任一者及一或多者的所有组合。
[0128]〔返驰式电源转换器的实施例〕
[0129]请参照图1Α，图1A为根据本发明实施例的低侧返驰式电源转换器的示意图。返驰式电源转换器100包括变压器TF、主开关MS、同步开关SS、同步整流控制电路110、取样电路120与运算电路130。变压器TF具有初级侧与次级侧(如图1A所示)，其中激磁电感Lm的两端耦接至变压器TF的初级侧的绕组NP11。主开关MS的漏极耦接变压器TF的初级侧的绕组NP11，主开关MS的源极耦接第一接地电压GNDl。同步开关SS耦接变压器TF的次级侧的绕组NS11，同步开关SS的漏极与源极分别耦接本体二极管Dl的阴极与阳极，其中本体二极管Dl的阴极耦接分压电路140与取样电路120，本体二极管Dl的阴极耦接第二接地电压GND2。同步整流控制电路110耦接同步开关SS与分压电路140。取样电路120耦接同步开关的漏极。运算电路130耦接取样电路120。附带一提的是，返驰式电源转换器100适用于于连续导通模式或不连续导通模式下的同步整流，将所接收的输入电压VIN转换为输出电压后传送至一负载(图1A未绘不)。
[0130]在返驰式电源转换器100的初级侧，主开关MS的控制端接收主开关切换信号VGSl以控制主开关MS的开关切换，以产生至少一个开关切换周期，其中主开关MS为一 N型金属氧化半导体晶体管。
[0131]在返驰式电源转换器100的次级侧，同步开关SS为一 N型金属氧化半导体晶体管，同步开关SS的漏源极电压VDS2的信号等于主开关切换信号VGS1。
[0132]同步整流控制电路110依据所接收的感测信号VSEN传送控制信号VCTL至同步开关SS的控制端，其中感测信号VSEN为分压电路140 —具开关截止脉冲信号Vt与同步开关SS的漏源极电压VDS2的信号所产生。如果感测信号VSEN的电压低于同步整流控制电路内的预定门槛电压，则同步整流控制电路110会输出控制信号VCTL至同步开关SS以使同步开关SS进入截止状态。当同步开关SS进入截止状态时，本体二极管Dl会导通以提供激磁电感Lm释能的电流路径。
[0133]取样电路120用以取样同步开关SS的漏源极电压VDS2，并且接收第一电压Vl、第二电压V2与时脉信号CLK以产生逻辑上互补的第一逻辑信号Vqbar与第二逻辑信号Vq。
[0134]运算电路130接收第一逻辑信号Vqbar与第二逻辑信号Vq且根据第一逻辑信号Vqbar与第二逻辑信号Vq以进行充放电的计时，进而输出开关截止脉冲信号Vt至分压电路140。此外,运算电路130更输出第一放电脉冲信号Vta与第二放电脉冲信号Vtb且将第一放电脉冲信号Vta与第二放电脉冲信号Vtb反馈至本身以加速放电的计时。
[0135]此外，本揭示内容另提供一种与图1A的低侧返驰式电源转换器对称的高侧返驰式电源转换器。请参照图1B，图1B为根据本发明实施例的高侧返驰式电源转换器的示意图。与图1A的低侧返驰式电源转换器的相异处在于，返驰式电源转换器100’中的变压器TF的侧级侧绕组分为两部分，分别为第一侧级绕组NVCC与第二侧级绕组NS。再者，返驰式电源转换器100’的次级侧更包括一绕组二极管Dvcc与绕组电容Cvcc。
[0136]第一侧级绕组NVCC的第一端耦接绕组二极管Dvcc的阴极。绕组二极管Dvcc的阳极耦接系统电压VCC与绕组电容Cvcc的第一端。绕组电容Cvcc的第二端耦接至第一侧级绕组NVCC的第二端与第三电压V3。第二侧级绕组NS的第一端耦接第三电压V3，第二侧级绕组NS的第二端耦接第二接地电压GND2。须注意的是，在高侧返驰式电源转换器100’中，同步开关SS与本体二极管Dl彼此并联连接，并且同步开关SS的源级耦接本体二极管Dl的阴极，同步开关SS的漏极耦接本体二极管Dl的阳极与取样电路120，其中输出电压VOUT自同步开关SS的漏极输出，且同步开关SS具有一栅源极电压VGS2与一漏源极电压VDS2。再者，与低侧返驰式电源转换器相同的是，同步开关SS的漏极耦接分压电路140，同步开关SS的栅极耦接同步整流控制电路110。
[0137]由于图1A的低侧返驰式电源转换器与图1B的高侧返驰式电源转换器为对称的电路，因此两者的工作机制类似。下述将以低侧返驰式电源转换器作一范例说明，本领域技术人员在了解本揭示内容的低侧返驰式电源转换器的详细动作后，应可了解高侧返驰式电源转换器的工作机制。以下要说明的是，进一步教示返驰式电源转换器100的具体动作。
[0138]请继续参照图1A，在连续导通模式(CCM)下，当主开关MS接收主开关切换信号VGSl而导通时，输入电压VIN会以打点为正而跨压于变压器TF的初级侧绕组NP11，因此在次级侧的绕组NSll便会感应出VIN(NS11/NP11)的打点为正的跨压，此电压加上输出电压VOUT即为同步开关SS的漏源极电压VDS2，这可被视为逻辑上的高电平电压；相反地，当主开关MS接收主开关切换信号VGSl而截止时，本体二极管Dl会被迫导通提供激磁电感Lm释能的电流路径，之后同步开关SS会被同步整流控制电路110所驱动而导通。如果将本体二极管Dl与导通电阻视为理想状态，无论电流流经本体二极管Dl或同步开关SS的通道，此时同步开关SS的漏源极电压VDS2可视为逻辑上的低电平电压。
[0139]据此，同步开关SS的漏源极电压VDS2的信号波形理想上可同步反应出初级侧的主开关切换信号VGSl的波形，因而本揭示内容的返驰式电源转换器100无需任何初级侧信号的输入即可独立于次级侧工作。换句话说，本揭示内容不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0140]此外，在一个开关切换周期开始时，主开关切换信号VGSl为高电平电压(B卩，漏源极电压VDS2亦为高电平电压)。在本实施例中，返驰式电源转换器100会利用取样电路120来取样同步开关SS的漏源极电压VDS2，并且取样电路120会根据第一电压Vl、第二电压V2与时脉信号CLK来输出逻辑上互补的第一逻辑信号Vqbar与第二逻辑信号Vq，其中时脉信号CLK与主开关切换信号VGSl同步，并且第一电压Vl与第二电压V2可由设计者所预先设定的参考电压(reference voltage)。接着,运算电路130接收第一逻辑信号Vqbar与第二逻辑信号Vq，并且根据第一逻辑信号Vqbar与第二逻辑信号Vq来进行充放电的计时且输出开关截止脉冲信号Vt至分压电路140。在此时间区间中，开关截止脉冲信号Vt为低电平电压。
[0141 ] 当主开关切换信号VGSl从高电平电压转态为低电平电压时(S卩，漏源极电压VDS2亦同步转态至低电平电压)，则同步整流控制电路110会根据感测信号VSEN将控制信号VCTL会从低电平电压转态为高电平电压。亦即，同步开关SS的栅源极电压VGS2为高电平电压。所以，主开关MS为关闭状态，同步开关SS为导通状态。在此须先说明的是，当第一逻辑信号Vqbar或第二逻辑信号Vq为低电平电压时，运算电路130则进行放电的计时；当第一逻辑信号Vqbar或第二逻辑信号Vq为高电平电压时，运算电路130则进行充电的计时。因为第一逻辑信号Vqbar或第二逻辑信号Vq为逻辑上互补的信号，所以运算电路130会同时进行充电与放电的计时。因此，当运算电路130内的放电至低于计时门槛电压时，运算电路140会输出第一放电脉冲信号Vta或第二放电脉冲信号Vtb至本身以加速放电，同时，运算电路会输出开关截止脉冲信号Vt至分压电路140。接着，分压电路140会根据漏源极电压VDS2与开关截止脉冲信号Vt而输出感测信号VSEN至同步整流控制电路110。如果感测信号VSEN的电压低于预定门槛电压时，则同步整流控制电路110会传送控制信号VCTL至同步开关SS以在下一个开关切换周期开始前提早关闭同步开关SS，亦即控制信号VCTL的电压从高电平电压转态至低电平电压。最后，当开关截止脉冲信号Vt从高电平电压降至低电平电压时，则返驰式电源转换器100进入下一个开关切换周期。
[0142]据此，本实施例的返驰式电源转换器100，能够在连续导通模式下避免击穿问题的发生，进而降低同步整流开关的电压应力与电流应力，提升整体转换效率以及降低成本。
[0143]附带一提的是，在不连续导通模式(DCM)下，同步开关SS的漏源极电压VDS2的绝对值会随着下降的激磁电感Lm的电流而下降。一旦感测信号VSEN的电压低于运算电路110内的预定门槛电压，同步开关SS便会被同步整流控制电路110所驱动而截止。虽然返驰式电源转换器100的各电路区块在不连续导通模式操作时亦会同时工作而产生开关截止脉冲信号vt，但是由于不连续导通模式的先天特性，同步开关SS的漏源极电压VDS2的绝对值随着下降的激磁电感Lm的电流而下降的时间点，会比开关截止脉冲信号Vt出现高电平电压的时间点还要来得早。因此，同步开关SS截止的控制权在于漏源极电压VDS2的绝对值电压的大小。即使在变频模示操作下，本揭示内容的返驰式电源转换器100亦能工作于不连续导通模式。
[0144]为了更详细地说明本发明所述的返驰式电源转换器100的运作流程，以下将举多个实施例中至少之一来做更进一步的说明。
[0145]在接下来的多个实施例中，将描述不同于上述图1A实施例的部分，且其余省略部分与上述图1A实施例的部分相同。此外，为说明便利起见，相似的参考数字或标号指示相似的元件。
[0146]〔返驰式电源转换器的另一实施例〕
[0147]请参照图2，图2为根据本发明另一实施例的低侧返驰式电源转换器的区块示意图。与上述图1A实施例不同的是，在本实施例中，运算电路130包括第一充放电电路131、第一峰值检测电路132、第一门槛电压产生电路133、第二充放电电路134、第二峰值检测电路135、第二门槛电压产生电路136、触发电压产生电路137。值得一提的是，第一充放电电路131、第一峰值检测电路132与第一门槛电压产生电路133对应于第二充放电电路134、第二峰值检测电路135与第二门槛电压产生电路136，是为了使返驰式电源转换器能够操作于双斜率模式(dual-slope mode)下,亦即当第一充放电电路131在进行充电或放电时，则第二充放电电路134对应地进行放电或充电，用以使返驰式电源转换器200在下一个开关切换周期能够继续保有计时的功能。
[0148]第一充放电电路131耦接取样电路120，第一峰值检测电路132耦接第一充放电电路131，并且第一门槛电压产生电路133耦接第一峰值检测电路132。第二充放电电路134耦接取样电路120，第二峰值检测电路135耦接第二充放电电路134，并且第二门槛电压产生电路136耦接第二峰值检测电路135。触发电压产生电路137耦接取样电路120、第一充放电电路131、第二充放电电路134、第一门槛电压产生电路133、第二门槛电压产生电路136与分压电路140。
[0149]在本实施例中，第一充放电电路131接收第一逻辑信号Vqbar以进行充放电的计时，并且输出第一电容电压VC1。第一峰值检测电路132接收第一电容电压VCl并且输出第一直流电压VP1，其中第一直流电压VPl低于第一电容电压VCl的峰值。第一门槛电压产生电路133接收第一直流电压VPl与第一补偿电压Vfa以产生第一峰值电压，进而通过第一分压比值输出第一门槛电压aVXl，其中第一门槛电压a VXl为运算电路130内的计时门槛电压，并且第一峰值电压为第一电容电压VCl的峰值。
[0150]同理，第二充放电电路134接收第二逻辑信号Vq以进行充放电的计时，并且输出第二电容电压VC2。第二峰值检测电路135接收第二电容电压VC2并且输出第二直流电压VP2，其中第二直流电压VP2低于第二电容电压VC2的峰值。第二门槛电压产生电路136接收第二直流电压VP2与第二补偿电压Vfb以产生第二峰值电压，进而通过第而分压比值输出第二门槛电压βνΧ2，其中第二门槛电压i3VX2为运算电路130内的计时门槛电压，并且第二峰值电压为第二电容电压VC2的峰值。
[0151]触发电压产生电路137接收且根据第一逻辑信号Vqbar、第二逻辑信号Vq、第一电容电压VC1、第二电容电压VC2、第一门槛电压ανχ?与第二门槛电压PVX2，以输出开关截止脉冲信号Vt、第一放电脉冲信号Vta与第二放电脉冲信号Vtb。进一步来说，当第一电容电压VCl低于第一门槛电压aVXl时，触发电压产生电路137输出第一放电脉冲信号Vta至第一充放电电路131，以将第一电容电压VCl降为零。另一方面，当第二电容电压VC2低于第二门槛电压β VX2时，触发电压产生电路137输出第二放电脉冲信号Vtb至第二充放电电路134，以将第二电容电压VC2降为零。值得一提的是，当触发电压产生电路137输出第一放电脉冲信号Vta或第二放电脉冲信号Vtb时,触发电压产生电路137同时输出开关截止脉冲信号Vt以在下一开关切换周期开始前提早关闭同步开关SS。
[0152]以下将进一步地教示返驰式电源转换器200的具体动作。
[0153]请继续参照图2，于本实施例中，在连续导通模式下，当主开关MS接收主开关切换信号VGSl而导通时，输入电压VIN会以打点为正而跨压于变压器TF的初级侧绕组ΝΡ11，因此在次级侧的绕组NSll便会感应出VIN(NS11/NP11)的打点为正的跨压，此电压加上输出电压VOUT即为同步开关SS的漏源极电压VDS2，这可被视为逻辑上的高电平电压；相反地，当主开关MS接收主开关切换信号VGSl而截止时，本体二极管Dl会被迫导通提供激磁电感Lm释能的电流路径，之后同步开关SS会被同步整流控制电路110所驱动而导通。如果将本体二极管Dl与导通电阻视为理想状态，无论电流流经本体二极管Dl或同步开关SS的通道，此时同步开关SS的漏源极电压VDS2可视为逻辑上的低电平电压。
[0154]据此，同步开关SS的漏源极电压VDS2的信号波形理想上可同步反应出初级侧的主开关切换信号VGSl的波形，因而本揭示内容的返驰式电源转换器200无需任何初级侧信号的输入即可独立于次级侧工作。换句话说，本揭示内容不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0155]此外，在一个开关切换周期开始时，主开关切换信号VGSl为高电平电压时(B卩，漏源极电压VDS2亦为高电平电压)。在本实施例中，返驰式电源转换器200会利用取样电路120来取样同步开关SS的漏源极电压VDS2，并且取样电路120会根据第一电压V1、第二电压V2与时脉信号CLK来输出逻辑上互补的第一逻辑信号Vqbar与第二逻辑信号Vq。须注意的是，时脉信号CLK与主开关切换 信号VGSl同步，亦即信号波形一样。
[0156]在进行下述说明前，在此须先说明的是，当第一逻辑信号Vqbar或第二逻辑信号Vq为低电平电压时，则第一充放电电路131或第二充放电电路134则对应地进行放电的计时；当第一逻辑信号Vqbar或第二逻辑信号Vq为高电平电压时，则第一充放电电路131或第二充放电电路134则对应地进行充电的计时。在此一开关切换周期，假设第一逻辑信号Vqbar为高电平电压且第二逻辑信号Vq为低电平电压。而在“下一个开关切换周期”，第一逻辑信号Vqbar为低电平电压且第二逻辑信号Vq为高电平电压。
[0157]接着，第一充放电电路131接收高电平电压的第一逻辑信号Vqbar,并且根据第一逻辑信号Vqbar以进行充电的计时，且同时输出第一电容电压VCl至第一峰值检测电路132与触发电压产生电路137，其中第一电容电压VCl会从零电压上升至第一峰值电压。第二充放电电路134接收低电平电压的第二逻辑信号Vq，并且根据第二逻辑信号Vq以进行放电的计时，且同时输出第二电容电压VC2至第二峰值检测电路135与触发电压产生电路137，其中第二电容电压VC2会从第二峰值电压下降至零电压(zero voltage)。
[0158]接着，第一峰值检测电路132会检测不断上升的第一电容电压VCl的峰值后输出第一直流电压VPl至第一门槛电压产生电路133。因为第一峰值检测电路132内部元件的压降耗损，会使得检测输出的第一直流电压VPl低于第一电容电压VCl的峰值。同样地,第二峰值检测电路135会检测不断下降的第二电容电压VC2的峰值后输出第二直流电压VP2至第二门槛电压产生电路136。因为第二峰值检测电路135内部元件的压降耗损，会使得检测输出的第二直流电压VP2低于第二电容电压VC2的峰值。
[0159]当第一门槛电压产生电路133接收到第一直流电压VPl时，第一门槛电压产生电路133会通过所接收的第一补偿电压Vfa来补偿第一直流电压VPl，并使得第一直流电压VPl补偿至第一峰值电压，其中第一峰值电压为第一电容电压VCl的峰值。接着，第一门槛电压产生电路133会通过第一分压比值来输出第一门槛电压a VXl，且传送至触发电压产生电路137。换句话说，第一门槛电压a VXl等于第一分压比值乘上第一峰值电压，其中设计者可依据电路设计需求或实际应用需求来设定第一分压比值。
[0160]另一方面，当第二门槛电压产生电路136接收到第二直流电压VP2时，第二门槛电压产生电路136会通过所接收的第二补偿电压Vfb来补偿第二直流电压VP2，并使得第二直流电压VP2补偿至第二峰值电压，其中第二峰值电压为第二电容电压VC2的峰值。接着，第二门槛电压产生电路136会通过第二分压比值来输出第二门槛电压i3VX2，且传送至触发电压产生电路137。换句话说，第二门槛电压i3VX2等于第二分压比值乘上第二峰值电压，其中设计者可依据电路设计需求或实际应用需求来设定第二分压比值。
[0161 ] 接下来，当主开关切换信号VGSl从高电平电压转态为低电平电压时(S卩，漏源极电压VDS2亦同步转态至低电平电压)，则同步整流控制电路110会根据感测信号VSEN将控制信号VCTL从低电平电压转态为高电平电压。亦即，同步开关SS的栅源极电压VGS2为高电平电压。所以，主开关MS为关闭状态，同步开关SS为导通状态。
[0162]当第二充放电电路134的第二电容电压VC2放电至低于第二门槛电压0VX2时，触发电压产生电路137会输出第二放电脉冲信号Vtb至第二充放电电路134以加速将第二电容电压VC2放电至零。此时，触发电压产生电路137会输出开关截止脉冲信号Vt至分压电路140。接着，分压电路140会根据漏源极电压VDS2与开关截止脉冲信号Vt而输出感测信号VSEN至同步整流控制电路110。如果感测信号VSEN的电压低于预定门槛电压时，则同步整流控制电路110会传送控制信号VCTL至同步开关SS以在下一个开关切换周期开始前提早关闭同步开关SS，亦即控制信号VCTL的电压从高电平电压转态至低电平电压。最后，当开关截止脉冲信号Vt从高电平电压转态至低电平电压时，则返驰式电源转换器200进入“下一个开关切换周期”。
[0163]在“下一个开关切换周期”，因为第一逻辑信号Vqbar为低电平电压且第二逻辑信号Vq为高电平电压，所以第一充放电电路131进行放电的计时，第二充放电电路134进行充电的计时，其余工作机制与上述类似，在此不再赘述。
[0164]据此，本揭示内容的返驰式电源转换器200能够在连续导通模式下避免击穿问题的发生，进而降低同步整流开关的电压应力与电流应力，提升整体转换效率以及降低成本。再者，本发明实施例无需任何的初级侧信号的输入即可独立于次级侧独立工作，因此不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0165]为了更详细地教示本揭示内容所述的返驰式电源转换器200的运作流程，以下特举另外的图式来做更进一步的具体说明。
[0166]在接下来的多个实施例中，将描述不同于上述图1A与图2实施例的部分，且其余省略部分与上述图1A与图2实施例的部分相同。此外，为说明便利起见，相似的参考数字或标号指示相似的元件。
[0167]〔返驰式电源转换器的再一实施例〕
[0168]请同时参照图3至图8，图3为根据本发明实施例的取样电路的具体电路示意图。图4为根据本发明实施例的第一充放电电路的具体电路图。图5为根据本发明实施例的第二充放电电路的具体电路图。图6为根据本发明实施例的第一峰值检测电路与第一门槛电压产生电路的具体电路图。图7为根据本发明实施例的第二峰值检测电路与第二门槛电压产生电路的具体电路图。图8为根据本发明实施例的触发电压产生电路示意图。如果必要时，请同时参照图2以利了解本揭示内容。
[0169]与上述图2实施例不同的是，分压电路140包括第一感测电阻Rsrl与第二感测电阻Rsr2。取样电路120包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一比较器U1、第五电阻R5、第二比较器U2与D型触发器DF1。第一充放电电路131包括第一充电电阻Ral、第二充电电阻Ra2、第三充电电阻Ra3、第一晶体管Qal、第一计时电容Cl、第二晶体管Qa2、第三晶体管Qa3、第四晶体管Qa4、第一放电电阻Ra4与第五晶体管Qa5。第二充放电电路134包括第四充电电阻Rbl、第五充电电阻Rb2、第六充电电阻Rb3、第六晶体管Qbl、第二计时电容C2、第七晶体管Qb2、第八晶体管Qb3、第九晶体管Qb4、第二放电电阻Rb4与第十晶体管Qb5。
[0170]第一峰值检测电路132包括第一二极管Dal、第一存储电容Cal、第三放电电阻Ra5与第一放大器U3。第一门滥电压产生电路133包括第一加法电阻Ra61、第二加法电阻Ra62、第二放大器U4、第三加法电阻Ra63、第四加法电阻Ra64、第一分压电阻Ra7与第二分压电阻Ra8。第二峰值检测电路135包括第二二极管Db 1、第二存储电容Cb 1、第四放电电阻Rb5与第三放大器U5。第二门滥电压产生电路136包括第五加法电阻Rb61、第六加法电阻Rb62、第四放大器U6、第七加法电阻Rb63、第八加法电阻Rb64、第三分压电阻Rb7与第四分压电阻Rb8。触发电压产生电路137包括第三比较器U3、第一与门UlO (AND gate)、第四比较器U9、第二与门UlO与或门UlKOR gate)。
[0171]第二感测电阻Rsr2的一端耦接同步开关SS的漏极，第二感测电阻Rsr2的另一端耦接第一感测电阻Rsrl的一端且输出感测信号VSEN至同步整流控制电路110。第一感测电阻Rsrl的另一端接收开关截止脉冲信号VU第一电阻Rl的一端耦接同步开关SS的漏极。第二电阻R2的一端耦接第一电阻Rl的另一端，第二电阻R2的另一端耦接第二接地电压GND2。第三电阻R3的一端稱接第一电阻Rl的另一端。第四电阻R4的一端接收第一电压VI。第一比较器Ul的负输入端稱接第三电阻R3的另一端,第一比较器Ul的正输入端率禹接第四电阻R4的另一端。第五电阻R5的一端稱接第一比较器Ul的正输入端,第五电阻R5的另一端耦接第一比较器Ul的输出端。第二比较器U2的负输入端耦接第一比较器Ul的输出端，第二比较器U2的正输入端接收第二电压V2。D型触发器DFl的数据输入端耦接其数据反输出端，D型触发器DFl的数据输出端输出第一逻辑信号Vqbar，D型触发器DFl的数据反输出端输出第二逻辑信号Vq，D型触发器DFl的时脉输入端耦接第二比较器U2的输出端且接收时脉信号CLK。[0172]第二充电电阻Ra2的一端耦接第一充电电阻Ral的另一端，第二充电电阻Ra2的另一端耦接第二接地电压GND2。第三充电电阻Ra3的一端耦接系统电压VCC。第一晶体管Qal的基极耦接第一充电电阻Ral的另一端，第一晶体管Qal的射极耦接第三充电电阻Ra3的另一端。第一计时电容Cl的一端耦接第一晶体管Qal的集极，第一计时电容Cl的另一端耦接第二接地电压GND2，其中第一充电电阻Ral、第二充电电阻Ra2、第三充电电阻Ra3与第一晶体管Qal构成第一充电电流源。第二晶体管Qa2的漏极稱接第一计时电容Cl的一端，第二晶体管Qa2的栅极接收第一放电脉冲信号Vta，第二晶体管Qa2的源极耦接第二接地电压GND2。第三晶体管Qa3的集极耦接第一计时电容Cl的一端，第三晶体管Qa3的射极耦接第二接地电压GND2。第四晶体管Qa4的基极耦接第三晶体管Qa3的基极，第四晶体管Qa4的射极耦接第二接地电压GND2。第一放电电阻Ra4的一端耦接系统电压VCC，第一放电电阻Ra4的另一端耦接第四晶体管Qa4的集极与基极。第五晶体管Qa5的漏极耦接第一放电电阻Ra4的另一端，第五晶体管Qa5的栅极接收第一逻辑信号Vqbar，第五晶体管Qa5的源极耦接第二接地电压GND2，其中第三晶体管Qa3、第四晶体管Qa4与第一放电电阻Ra4构成第一放电电流源。
[0173]第四充电电阻Rbl的一端耦接系统电压。第五充电电阻Rb2的一端耦接第四充电电阻Rbl的另一端，第五充电电阻Rb2的另一端耦接第二接地电压GND2。第六充电电阻Rb3的一端耦接系统电压VCC。第六晶体管Qbl的基极耦接第四充电电阻Rbl的另一端，第六晶体管Qbl的射极耦接第六充电电阻Rb3的另一端。第二计时电容C2的一端耦接第六晶体管Qbl的集极，第二计时电容C2的另一端耦接第二接地电压GND2，其中第四充电电阻Rbl、第五充电电阻Rb2、第六充电电阻Rb3与第六晶体管Qbl构成第二充电电流源。第七晶体管Qb2的漏极耦接第二计时电容C2的一端，第七晶体管Qb2的栅极接收第二放电脉冲信号Vtb，第七晶体管Qb2的源极耦接第二接地电压GND2。第八晶体管Qb3的集极耦接第二计时电容C2的一端，第八晶体管Qb3的射极耦接第二接地电压GND2。第九晶体管Qb4的基极耦接第八晶体管Qb3的基极，第九晶体管Qb4的射极耦接第二接地电压GND2。第二放电电阻Rb4的一端耦接系统电压VCC，第二放电电阻Rb4的另一端耦接第九晶体管Qb4的集极与基极。第十晶体管Qb5的漏极耦接第二放电电阻Rb4的另一端，第十晶体管Qb5的栅极接收第二逻辑信号Vq，第十晶体管Qb5的源极耦接第二接地电压GND2，其中第八晶体管Qb3、第九晶体管Qb4与第二放电电阻Rb4构成第二放电电流源。
[0174]第一存储电容Cal的一端耦接第一二极管Dal的阴极，第一存储电容Cal的另一端耦接第二接地电压GND2。第三放电电阻Ra5并联耦接第一存储电容Cl。第一放大器U3的正输入端稱接第一存储电容Cl的一端,第一放大器U3的负输入端稱接第一放大器U3的输出端，其中第一放大器U3的输出端输出第一直流电压VPl,并且第一直流电压VPl等于第一电容电压VCl的峰值减去第一二极管Dal的顺向导通电压。第一加法电阻Ra61的一端接收第一直流电压VP1。第二加法电阻Ra62的一端耦接第一加法电阻Ra61的另一端，第二加法电阻Ra62的另一端耦接第一补偿电压Vfa，其中第一补偿电压Vfa为第一二极管Dal的顺向导通电压。第二放大器U4的正输入端稱接第一加法电阻Ra61的另一端。第三加法电阻Ra63的一端耦接第二放大器U4的负输入端，第三加法电阻Ra63的另一端耦接第二接地电压GND2。第四加法电阻Ra64的一端耦接第三加法电阻Ra63的一端，第四加法电阻Ra64的另一端I禹接第二放大器U4的输出端,并且于第二放大器U4的输出端输出第一峰值电压VXl,第一峰值电压VXl为第一电容电压VCl的峰值。第一分压电阻Ra7的一端接收第一峰值电压VX1。第二分压电阻Ra8的一端稱接第一分压电阻Ra7的另一端且输出第一门槛电压aVXl，第二分压电阻RaS的另一端耦接第二接地电压GND2，其中第二分压电阻RaS的电阻值除以第一及第二分压电阻Ra7、RaS的相加电阻值为第一分压比值，第一门槛电压aVXl为第一分压比值乘上第一峰值电压VX1。
[0175]第二存储电容Cbl的一端耦接第二二极管Dbl的阴极，第二存储电容Cbl的另一端耦接第二接地电压GND。第四放电电阻Rb5并联耦接第二存储电容Cbl。第三放大器U5的正输入端稱接第二存储电容Cbl的一端,第三放大器U5的负输入端稱接第三放大器U5的输出端，其中第三放大器U5的输出端输出第二直流电压VP2，并且第二直流电压VP2等于第二电容电压VC2的峰值减去第二二极管Dbl的顺向导通电压。第五加法电阻Rb61的一端接收第二直流电压VP2。第六加法电阻Rb62的一端耦接第五加法电阻Rb61的另一端，第六加法电阻Rb62的另一端耦接第二补偿电压Vfb，其中第二补偿电压Vfb为第二二极管Dbl的顺向导通电压。第四放大器U6的正输入端耦接第五加法电阻Rb61的另一端。第七加法电阻Rb63的一端耦接第四放大器U6的负输入端，第七加法电阻Rb63的另一端耦接第二接地电压GND2。第八加法电阻Rb64的一端耦接第七加法电阻Rb63的一端，第八加法电阻Rb64的另一端I禹接第四放大器U6的输出端,并且于第四放大器U6的输出端输出第二峰值电压VX2，第二峰值电压VX2为第二电容电压VC2的峰值。第三分压电阻Rb7的一端接收第二峰值电压VX2。第四分压电阻RbS的一端耦接第三分压电阻Rb7的另一端且输出第二门槛电压βνΧ2，第四分压电阻RbS的另一端耦接第二接地电压GND2，其中第四分压电阻RbS的电阻值除以第三及第四分压电阻Rb7、RbS的电阻比值为第二分压比值，第二门槛电压β VX2为第二分压比值乘上第二峰值电压VX2。
[0176]第三比较器U7的正输入端接收第一门槛电压a VX1，第三比较器U7的负输入端接收第一电容电压VC1。第一与门U8(AND gate)耦接第二逻辑信号Vq与第三比较器U7的输出端，第一与门U8输出第一放电脉冲信号Vta。第四比较器U8的正输入端接收第二门槛电压βνΧ2，第四比较器U9的负输入端接收第二电容电压VC2。第二与门UlO耦接第一逻辑信号Vqbar与第四比较器U9的输出端，第二与门UlO输出第二放电脉冲信号Vtb。或门UlKOR gate)耦接至第一及第二与门U8、U10的输出端。
[0177]在进行下述说明前，须说明的是，为了更清楚教示本揭示内容，以下请搭配图9的波形图以更了解本发明。图9为根据本发明实施例的返驰式电源转换器的驱动波形图。
[0178]于连续导通模式下，当主开关MS接收主开关切换信号VGSl而导通时，输入电压VIN会以打点为正而跨压于变压器TF的初级侧绕组NP11，因此在次级侧的绕组NSll便会感应出VIN(NS11/NP11)的打点为正的跨压，此电压加上输出电压VOUT即为同步开关SS的漏源极电压VDS2，这可被视为逻辑上的高电平电压；相反地，当主开关MS接收主开关切换信号VGSl而截止时，本体二极管Dl会被迫导通提供激磁电感Lm释能的电流路径，之后同步开关SS会被同步整流控制电路110所驱动而导通。如果将本体二极管Dl与导通电阻视为理想状态，无论电流流经本体二极管Dl或同步开关SS的通道，此时同步开关SS的漏源极电压VDS2可视为逻辑上的低电平电压。据此，同步开关SS的漏源极电压VDS2的信号波形理想上可同步反应出初级侧的主开关切换信号VGSl的波形，因而本揭示内容的返驰式电源转换器100无需任何初级侧信号的输入即可独立于次级侧工作。[0179]在开关切换周期Tl开始时，主开关切换信号VGSl为高电平电压(B卩，漏源极电压VDS2亦为高电平电压)。在本实施例中，返驰式电源转换器会利用取样电路120中的电阻Rl?R5、比较器Ul?U2与D型触发器DFl来取样同步开关SS的漏源极电压VDS2，并且取样电路120会根据第一电压V1、第二电压V2与时脉信号CLK来输出逻辑上互补的第一逻辑信号Vqbar与第二逻辑信号Vq,其中时脉信号CLK与主开关切换信号VGSl同步,并且第一电压Vl与第二电压V2可由设计者所预先设定的参考电压(reference voltage)。
[0180]接着，第一充放电电路131中的第五晶体管Qa5接收高电平电压的第一逻辑信号Vqbar,并且第一充放电电路131根据第一逻辑信号Vqbar,利用充电电阻Ral?Ra3与第一晶体管Qal对第一计时电容Cl进行充电的计时(充电电流自第一晶体管Qal的集极流出)，且同时输出第一电容电压VCl至第一峰值检测电路132与触发电压产生电路137，其中第一电容电压VCl会从零电压上升至第一峰值电压。同时，第二充放电电路134中的第十晶体管Qb5接收低电平电压的第二逻辑信号Vq，并且第二充放电电路134根据第二逻辑信号Vq，从第二计时电容C2向第一放电电流源进行放电的计时(放电电流自第二计时电容C2的一端流至第八晶体管Qb3的集极)，且同时输出第二电容电压VC2至第二峰值检测电路135与触发电压产生电路137，其中第二电容电压VC2会从第二峰值电压下降至零电压。
[0181]接着，当第一峰值检测电路132接收到第一电容电压VCl时，第一峰值检测电路132会检测不断上升的第一电容电压VCl的峰值后输出第一直流电压VPl至第一门槛电压产生电路133,其中第一放大器U3的组态为电压随稱器(voltage follower)。因为第一二极管Dal的顺向导通压降，会使得第一放大器U3所输出的第一直流电压VPl低于第一电容电压VCl的峰值。同样地，当第二峰值检测电路135接收到第二电容电压VC2时，第二峰值检测电路135会检测不断上升的第二电容电压VC2的峰值后输出第一直流电压VP2至第二门槛电压产生电路135，其中第三放大器U5的组态为电压随耦器(voltagefollower)。因为第二二极管Dbl的顺向导通压降，会使得第三放大器U5所输出的第二直流电压VP2低于第二电容电压VC2的峰值。
[0182]在本实施例中，第一门槛电压产生电路133与第二门槛电压产生电路136为非反向加法器。当第一门槛电压产生电路133接收到第一直流电压VPl时，第一门槛电压产生电路133会通过所接收的第一补偿电压Vfa来补偿第一直流电压VPl，并使得第一直流电压VPl补偿至第一峰值电压VX1，其中第一峰值电压VXl为第一电容电压VCl的峰值。换句话说，第一门槛电压产生电路133利用第一加法电阻?第四加法电阻(Ra61?Ra64)与第二放大器U4来进行加法运算，并使得第二放大器U4的输出端输出第一峰值电压。接着，第一门槛电压产生电路133会通过第一分压电阻Ra7与第第二分压电阻RaS所形成的分压电路来输出第一门槛电压aVXl，且传送至触发电压产生电路137，其中第二分压电阻RaS的电阻值除以第一分压电阻Ra7与第二分压电阻RaS的相加电阻值为第一分压比值。换句话说，第一门槛电压a VXl等于第一分压比值乘上第一峰值电压VX1，其中设计者可依据电路设计需求或实际应用需求来设定第一分压比值。
[0183]另一方面，当第二门槛电压产生电路136接收到第二直流电压VP2时，第二门槛电压产生电路136会通过所接收的第二补偿电压Vfb来补偿第二直流电压VP2，并使得第二直流电压VP2补偿至第二峰值电压VX2，其中第二峰值电压VX2为第二电容电压VC2的峰值。换句话说，第二门槛电压产生电路136利用第五加法电阻?第八加法电阻(Rb61?Rb64)与第四放大器U6来进行加法运算，并使得第四放大器U6的输出端输出第二峰值电压VX2。接着，第二门槛电压产生电路136会通过第三分压电阻Rb7与第四分压电阻RbS所形成的分压电路来输出第二门槛电压βνΧ2，且传送至触发电压产生电路137，其中第四分压电阻RbS的电阻值除以第三分压电阻Rb7与第四分压电阻RbS的相加电阻值为第二分压比值。换句话说，第二门槛电压β VX2等于第二分压比值乘上第二峰值电压VX2，其中设计者可依据电路设计需求或实际应用需求来设定第二分压比值。
[0184]接下来，当主开关切换信号VGSl从高电平电压转态为低电平电压时(S卩，漏源极电压VDS2亦同步转态至低电平电压)，则同步整流控制电路110会根据感测信号VSEN将控制信号VCTL从低电平电压转态为高电平电压。亦即，同步开关SS的栅源极电压VGS2为高电平电压。所以，主开关MS为关闭状态，同步开关SS为导通状态。
[0185]当第二计时电容C2的第二电容电压VC2放电至低于第二门槛电压β VX2时且第四比较器U9判断而决定第二容电压VC2放电至低于第二门槛电压β VX2时，则第四比较器U9会输出高电平电压至第二与门U10,此时，由于第一逻辑信号Vqbar亦为高电平电压，所以第二与门UlO会输出高电平电压的第二放电脉冲信号Vtb至第二充放电电路134内的第二晶体管Qa2，以加速将第二电容电压VC2放电至零。接着，或门Ull接收到高电平电压的第二放电脉冲信号Vtb会同时输出开关截止脉冲信号Vt至分压电路140的第一感测电阻Rsrl。接着，分压电路140通过第一感测电阻Rsrl与第二感测电阻Rsr2感测同步开关SS的漏源极电压VDS2与开关截止脉冲信号Vt，以输出感测信号VSEN至同步整流感测电路110。如果感测信号VSEN的电压低于预定门槛电压时，则同步整流控制电路110会传送控制信号VCTL至同步开关SS以在下一个开关切换周期开始前提早关闭同步开关SS，亦即控制信号VCTL的电压从高电平电压转态至低电平电压。最后，当开关截止脉冲信号Vt从高电平电压转态低电平电压时，则返驰式电源转换器进入“下一个开关切换周期” T2。
[0186]在“下一个开关切换周期”T2，因为第一逻辑信号Vqbar为低电平电压且第二逻辑信号Vq为高电平电压，所以第一充放电电路131进行放电的计时，第二充放电电路134进行充电的计时，其余工作机制与上述类似，在此不再赘述。附带一提的是，之后不断重复开关切换周期Tl与下一个开关切换周期T2的工作机制。
[0187]据此，本揭示内容的返驰式电源转换器能够在连续导通模式下避免击穿问题的发生，进而降低同步整流开关的电压应力与电流应力，提升整体转换效率以及降低成本。再者，本发明实施例无需任何的初级侧信号的输入即可独立于次级侧独立工作，因此不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0188]〔电子装置的一实施例〕
[0189]请参照图10，图10为根据本发明实施例的电子装置的示意图。电子装置1000包括返驰式电源转换器1010与负载1020。返驰式电源转换器1010可以是上述实施例中的返驰式电源转换器100、200的其中之一，且用以提供输出电压VOUT给负载。电子装置1000可以是各种类型的电子装置，例如手持装置或行动装置等。
[0190]〔实施例的可能功效〕
[0191]综上所述，本发明实施例所提出的返驰式电源转换器与电子装置，能够在连续导通模式下避免击穿问题的发生，进而降低同步整流开关的电压应力与电流应力，提升整体转换效率以及降低成本。再者，本发明实施例无需任何的初级侧信号的输入即可独立于次级侧独立工作，因此不需要任何如脉冲变压器或光耦合器等的信号隔离传递元件，故能同时提升电路功率密度与降低成本。
[0192]在本揭示内容多个实施例中至少一实施例，不论操作于连续导通模式下或不连续导通模式下，甚至在变频操作模式下，本揭示内容所提出的同步整流机制皆能独立于次级侧正常工作。
[0193]以上所述仅为本发明的实施例，其并非用以局限本发明的专利权利要求范围。
【权利要求】
1.一种返驰式电源转换器，适用于同步整流，该返驰式电源转换器将所接收输入电压转换为输出电压，其特征在于，该返驰式电源转换器包括: 变压器，具有初级侧与次级侧，其中激磁电感的两端耦接至该变压器的该初级侧的绕组； 主开关，其控制端接收主开关切换信号以控制该主开关的开关切换，其漏极耦接该变压器的该初级侧的绕组，其源极耦接第一接地电压； 同步开关，耦接该变压器的该次级侧的绕组，并且该同步开关的漏极与源极分别耦接本体二极管的阴极与阳极，其漏源极电压的信号等于该主开关切换信号； 同步整流控制电路，用以依据所接收的感测信号，传送控制信号至该同步开关的控制端，其中该感测信号为分压电路依据开关截止脉冲信号与该同步开关的漏源极电压的信号所产生； 取样电路，耦接该同步开关的漏极，以产生第一逻辑信号与第二逻辑信号；以及运算电路，耦接该取样电路，该运算电路接收且根据该第一与该第二逻辑信号以进行充放电的计时，进而输出开关截止脉冲信号至该分压电路， 其中如果该感测信号的电压低于预定门槛电压，该同步开关则根据该控制信号进入截止状态，并且当该同步开关截止时，则该本体二极管导通以提供该激磁电感释能的电流路径。
2.如权利要求1所述的返驰式电源转换器，其特征在于，该返驰式电源转换器在同步整流时，该返驰式电源转换器于该变压器的该次级侧独立工作。
3.如权利要求1所述的返驰式电源转换器，其特征在于，在开关切换周期，当该主开关切换信号转态为低电平电压时，则该控制信号转态为高电平电压，并且当该感测信号的电压低于该预定门槛电压时，该控制信号转态为低电平电压以提前关闭该同步开关。
4.如权利要求1所述的返驰式电源转换器，其特征在于，当该第一逻辑信号或该第二逻辑信号为低电平电压时，则运算电路内进行放电的计时，当该第一逻辑信号或该第二逻辑信号为高电平电压时，则运算电路内进行充电的计时，其中该第一与该第二逻辑信号为逻辑上互补。
5.如权利要求4所述的返驰式电源转换器，其特征在于，当放电至低于计时门槛电压时，则该运算电路输出该开关截止脉冲信号以关闭该同步开关，并且当该开关截止脉冲信号转态至低电平电压时，则该主开关切换信号转态至高电平电压。
6.如权利要求1所述的返驰式电源转换器，其特征在于，该取样电路更接收时脉信号，以产生该第一与该第二逻辑信号，其中该时脉信号与该主开关切换信号同步。
7.如权利要求1所述的返驰式电源转换器，其特征在于，该运算电路包括: 第一充放电电路，接收该第一逻辑信号以进行充放电的计时，并且输出第一电容电压； 第一峰值检测电路,I禹接该第一充放电电路，以接收该第一电容电压且输出第一直流电压，其中该第一直流电压低于该第一电容电压的峰值；以及 第一门槛电压产生电路，耦接该第一峰值检测电路，且接收该第一直流电压与第一补偿电压以产生第一峰值电压，进而通过第一分压比值输出第一门槛电压， 其中该第一门滥电压为该计时门滥电压，且该第一峰值电压为该第一电容电压的峰值。
8.如权利要求7所述的返驰式电源转换器，其特征在于，该运算电路更包括: 第二充放电电路，接收该第二逻辑信号以进行充放电的计时，并且输出第二电容电压； 第二峰值检测电路，耦接该第二充放电电路，以接收该第二电容电压且输出第二直流电压，其中该第二直流电压低于该第二电容电压的峰值；以及 第二门槛电压产生电路，耦接该第二峰值检测电路，且接收该第二直流电压与第二补偿电压以产生第二峰值电压，进而通过第二分压比值输出第二门槛电压， 其中该第二门槛电压为该计时门槛电压，且该第二峰值电压为该第二电容电压的峰值。
9.如权利要求8所述的返驰式电源转换器，其特征在于，该运算电路更包括: 触发电压产生电路，耦接该取样电路、该第一及该第二充放电电路、该第一及该第二门槛电压产生电路与该分压电路， 其中该触发电压产生电路接收且根据该第一及该第二逻辑信号、该第一及该第二电容电压与该第一及该第二门滥电压，以输出该开关截止脉冲信号、第一放电脉冲信号与第二放电脉冲信号。
10.如权利要求9所述的返驰式电源转换器，其特征在于，当该第一电容电压低于该第一门槛电压时，该触发电压 产生电路输出该第一放电脉冲信号至该第一充放电电路，以将该第一电容电压降为零。
11.如权利要求9所述的返驰式电源转换器，其特征在于，当该第二电容电压低于该第二门槛电压时，该触发电压产生电路输出该第二放电脉冲信号至该第二充放电电路，以将该第二电容电压降为零。
12.如权利要求10或11所述的返驰式电源转换器，其特征在于，当触发电压产生电路输出该第一或该第二放电脉冲信号时，同时输出该开关截止脉冲信号以在下一开关切换周期开始前提早关闭该同步开关。
13.如权利要求1所述的返驰式电源转换器，其特征在于，该取样电路包括: 第一电阻，其一端耦接该同步开关的漏极； 第二电阻，其一端耦接该第一电阻的另一端，其另一端耦接第二接地电压； 第三电阻，其一端耦接该第一电阻的另一端； 第四电阻，其一端接收第一电压； 第一比较器，其负输入端耦接该第三电阻的另一端，其正输入端耦接该第四电阻的另一端; 第五电阻，其一端稱接该第一比较器的正输入端，其另一端稱接该第一比较器的输出端; 第二比较器，其负输入端耦接该第一比较器的输出端，其正输入端接收第二电压；以及D型触发器，其数据输入端耦接其数据反输出端，其数据输出端输出该第一逻辑信号，其数据反输出端输出该第二逻辑信号，其时脉输入端耦接该第二比较器的输出端且接收时脉信号。
14.如权利要求7所述的返驰式电源转换器，其特征在于，该第一充放电电路包括:第一充电电阻，其一端稱接系统电压； 第二充电电阻，其一端耦接该第一充电电阻的另一端，其另一端耦接第二接地电压； 第三充电电阻，其一端耦接该系统电压； 第一晶体管，其基极耦接该第一充电电阻的另一端，其射极耦接该第三充电电阻的另一端；以及 第一计时电容，其一端耦接该第一晶体管的集极，其另一端耦接该第二接地电压，其中该第一充电电阻、该第二充电电阻、该第三充电电阻与该第一晶体管构成第一充电电流源。
15.如权利要求14所述的返驰式电源转换器，其特征在于，该第一充放电电路更包括: 第二晶体管，其漏极耦接该第一计时电容的一端，其栅极接收第一放电脉冲信号，其源极耦接该第二接地电压； 第三晶体管，其集极耦接该第一计时电容的一端，其射极耦接该第二接地电压； 第四晶体管，其基极耦接该第三晶体管的基极，其射极耦接该第二接地电压； 第一放电电阻，其一端耦接该系统电压，其另一端耦接该第四晶体管的集极与基极；以及 第五晶体管，其漏极耦接该第一放电电阻的另一端，其栅极接收该第一逻辑信号，其源极耦接该第二接地电 压，其中该第三晶体管、该第四晶体管与该第一放电电阻构成第一放电电流源。
16.如权利要求15所述的返驰式电源转换器，其特征在于，当该第一逻辑信号为高电平电压时，该第一充电电流源对该第一计时电容进行充电，以产生该第一电容电压，当该第一逻辑信号为低电平电压时，该第一计时电容对该第一放电电流源进行放电，以释放该第一电容电压， 其中当该第一电容电压低于该第一门滥电压时，该第二晶体管根据该第一放电脉冲信号而开启，以加速该第一计时电容的放电而使该第一电容电压降为零。
17.如权利要求8所述的返驰式电源转换器，其特征在于，该第二充放电电路包括: 第四充电电阻，其一端耦接系统电压； 第五充电电阻，其一端耦接该第四充电电阻的另一端，其另一端耦接第二接地电压； 第六充电电阻，其一端耦接该系统电压； 第六晶体管，其基极耦接该第四充电电阻的另一端，其射极耦接该第六充电电阻的另一端；以及 第二计时电容，其一端耦接该第六晶体管的集极，其另一端耦接该第二接地电压，其中该第四充电电阻、该第五充电电阻、该第六充电电阻与该第六晶体管构成第二充电电流源。
18.如权利要求17所述的返驰式电源转换器，其特征在于，该第二充放电电路更包括: 第七晶体管，其漏极耦接该第二计时电容的一端，其栅极接收第二放电脉冲信号，其源极耦接该第二接地电压； 第八晶体管，其集极耦接该第二计时电容的一端，其射极耦接该第二接地电压； 第九晶体管，其基极耦接该第八晶体管的基极，其射极耦接该第二接地电压； 第二放电电阻，其一端耦接该系统电压，其另一端耦接该第九晶体管的集极与基极；以及 第十晶体管，其漏极耦接该第二放电电阻的另一端，其栅极接收该第二逻辑信号，其源极耦接该第二接地电压，其中该第八晶体管、该第九晶体管与该第二放电电阻构成第二放电电流源。
19.如权利要求18所述的返驰式电源转换器，其特征在于，当该第二逻辑信号为高电平电压时，该第二充电电流源对该第二计时电容进行充电，以产生该第二电容电压，当该第二逻辑信号为低电平电压时，该第二计时电容对该第二放电电流源进行放电，以释放该第二电容电压， 其中当该第二电容电压低于该第二门槛电压时，该第七晶体管根据该第二放电脉冲信号而开启，以加速该第二计时电容的放电而使该第二电容电压降为零。
20.如权利要求7所述的返驰式电源转换器，其特征在于，该第一峰值检测电路包括: 第一二极管，其阳极接收该第一电容电压； 第一存储电容，其一端耦接该第一二极管的阴极，其另一端耦接第二接地电压； 第三放电电阻，并联耦接该第一存储电容； 第一放大器，其正输入端耦接该第一存储电容的一端，其负输入端耦接该第一放大器的输出端，其中该第一放大器的输出端输出该第一直流电压，并且该第一直流电压等于该第一电容电压的峰值减去该第一二极管的顺向导通电压。
21.如权 利要求20所述的返驰式电源转换器，其特征在于，该第一门槛电压产生电路包括: 第一加法电阻，其一端接收该第一直流电压； 第二加法电阻，其一端耦接该第一加法电阻的另一端，其另一端耦接该第一补偿电压，其中该第一补偿电压为该第一二极管的顺向导通电压； 第二放大器，其正输入端耦接该第一加法电阻的另一端； 第三加法电阻，其一端耦接该第二放大器的负输入端，其另一端耦接该第二接地电压； 第四加法电阻，其一端耦接该第三加法电阻的一端，其另一端耦接该第二放大器的输出端，并且于该第二放大器的输出端输出该第一峰值电压，该第一峰值电压为该第一电容电压的峰值； 第一分压电阻，其一端接收该第一峰值电压；以及 第二分压电阻，其一端I禹接该第一分压电阻的另一端且输出该第一门滥电压，其另一端耦接该第二接地电压，其中该第二分压电阻的电阻值除以该第一及该第二分压电阻的相加电阻值为该第一分压比值，该第一门滥电压为该第一分压比值乘上该第一峰值电压。
22.如权利要求8所述的返驰式电源转换器，其特征在于，该第二峰值检测电路包括: 第二二极管，其阳极接收该第二电容电压； 第二存储电容，其一端耦接该第二二极管的阴极，其另一端耦接该第二接地电压； 第四放电电阻，并联耦接该第二存储电容； 第三放大器，其正输入端耦接该第二存储电容的一端，其负输入端耦接该第三放大器的输出端，其中该第三放大器的输出端输出该第二直流电压，并且该第二直流电压等于该第二电容电压的峰值减去该第二二极管的顺向导通电压。
23.如权利要求22所述的返驰式电源转换器，其特征在于，该第二门槛电压产生电路包括:第五加法电阻，其一端接收该第二直流电压； 第六加法电阻，其一端耦接该第五加法电阻的另一端，其另一端耦接该第二补偿电压，其中该第二补偿电压为该第二二极管的顺向导通电压； 第四放大器，其正输入端耦接该第五加法电阻的另一端； 第七加法电阻，其一端耦接该第四放大器的负输入端，其另一端耦接该第二接地电压； 第八加法电阻，其一端耦接该第七加法电阻的一端，其另一端耦接该第四放大器的输出端，并且于该第四放大器的输出端输出该第二峰值电压，该第二峰值电压为该第二电容电压的峰值； 第三分压电阻，其一端接收该第二峰值电压；以及 第四分压电阻，其一端耦接该第三分压电阻的另一端且输出该第二门槛电压，其另一端耦接该第二接地电压，其中第四分压电阻的电阻值除以该第三及该第四分压电阻的相加电阻值为该第二分压比值，该第二门槛电压为该第二分压比值乘上该第二峰值电压。
24.如权利要求9所述的返驰式电源转换器，其特征在于，该触发电压产生电路包括: 第三比较器，其正输入端接收该第一门滥电压，其负输入端接收该第一电容电压； 第一与门，耦接该第二逻辑信号与该第三比较器的输出端，该第一与门输出该第一放电脉冲信号； 第四比较器，其正输入端接收该第二门槛电压，其负输入端接收该第二电容电压； 第二与门，耦接该第一逻辑信 号与该第四比较器的输出端，该第二与门输出该第二放电脉冲信号；以及 或门，耦接至该第一及该第二与门的输出端以接收该第一及该第二放电脉冲信号， 其中当该第一或该第二放电脉冲信号为高电平电压时，该或门同时输出该开关截止脉冲信号以在下一开关切换周期开始前提早关闭该同步开关。
25.一种电子装置，其特征在于，该电子装置包括: 如权利要求1所述的返驰式电源转换器，适用于连续导通模式或不连续导通模式下的同步整流；以及 负载，耦接该返驰式电源转换器以接收该输出电压。
26.如权利要求25所述的电子装置，其特征在于，该返驰式电源转换器在同步整流时，该返驰式电源转换器于该变压器的该次级侧独立工作，并且在开关切换周期，当该主开关切换信号转态为低电平电压时，则该控制信号转态为高电平电压，并且当该感测信号的电压低于该预定门槛电压时，该控制信号转态为低电平电压以提前关闭该同步开关。
【文档编号】H02M7/217GK103812362SQ201210478944
【公开日】2014年5月21日 申请日期:2012年11月23日 优先权日:2012年11月14日
【发明者】林忠义, 赖威列, 周聚忆, 罗有纲, 邱煌仁, 林景源 申请人:光宝科技股份有限公司