电源设备控制电路的制作方法
【专利摘要】本发明提供了一种峰值电流达到时间检测电路。通过抑制在过电流检测后流过开关元件的电流中的波动来执行过电流保护。一种峰值电流达到时间检测电路，检测直到流过开关元件的电流达到峰值为止所需要的峰值电流到达时间。一种电压差检测电路，包括1/2时间检测电路，其检测开关元件的前一个周期的导通时间的1/2时间，所述电压差检测电路检测当检测流向负载的过电流时使用的基准电压和检测到在1/2时间流过该开关元件的电流的信号之间的电压差。一种延迟时间调整电路，基于该峰值电流达到时间和该电压差中的至少一个，该延迟时间调整电路在检测所述过电流后，执行对于所发生的延迟时间的调整与控制，直到开关元件被截止时为止。
【专利说明】电源设备控制电路
[0001]发明背景
1.发明领域
[0002]本技术涉及执行过电流保护的电源设备控制电路。
[0003]2.【背景技术】的描述
[0004]开关电源的交流(AC)/直流(DC)转换器是将AC电压转换为DC电压的电路，且广泛采用回扫作为电路系统。
[0005]回扫AC/DC转换器，包括包含变压器和开关晶体管(例如，MOSFET:金属氧化物半导体场效应晶体管)的回扫转换器，使用该回扫转换器来由电压获得期望的DC电压，其中通过二极管桥来整流AC电压。
[0006]此外，在这一种类的AC/DC转换器中包括，控制集成电路(1C)，用于执行输出电压的稳定提供，并对抗诸如AC输入电压或负载中的波动、或温度的变化等因子。
[0007]该控制1C，部署在回扫转换器的变压器的初级侧上，基于在变压器的次级侧上的输出电压的信息来反馈控制MOSFET的开关，藉此维持输出电压恒定。
[0008]其间，当连接在AC/DC转换器的输出侧上的负载变得更大或短路时，存在流过回扫转换器的MOSFET或变压器的电流变大因此导致元件击穿的担心。
[0009]由于此，该控制IC包括过电流保护(OCP)功能，其采取通过限制流过MOSFET的电流以使等于或大于特定值的输出电流不流动的方式来保护电路。
[0010]作为OCP功能的已知技术，提出了一种技术，其中通过电平移动振荡器的三角波并将其用作OCP功能的基准电压来使得峰值电流恒定，且藉此使得在低输入电压时基准电压较高，且使得在高输入电压时基准电压较低(美国专利申请号2008/0291700)。还提出了一种技术，其中检测AC输入电压，且根据所检测到的AC输入电压来改变OCP功能的基准电压(JP-A-2002-153047)。
[0011]该OCP功能限制了部署于变压器的初级侧上的开关元件(例如，M0SFET，下文还简称为MOSFET作为开关元件的代表)的峰值电流。特定地，该控制IC将与流过MOSFET的电流成比例的电压与基准电压进行比较，当检测到超过基准电压的电压时意识到生成过电流，并执行停止MOSFET的开关的控制。
[0012]在这个情况下，发生延迟，直到控制IC在检测到过电流后实际上停止了 MOSFET的开关之时。因此，即使检测到过电流时，开关并不立即停止，且过电流流动达延迟时间。
[0013]其间，由于AC输入电压的变化引起在流过MOSFET的漏电流的上升斜率中发生变化，且当AC输入电流较低时漏电流的斜率较平缓，而当AC输入电压较高时漏电流的斜率较陡峭。这是由于通过其漏电流流过的变压器的电感引起的。
[0014]此处，例如，当OCP功能的基准电压位于恒定水平时，在当漏电流的斜率较平缓时流过其中OPC起作用的延迟时间区域的漏电流的最大值(峰值电流)和当漏电流的斜率较为陡峭时流过其中OPC起作用的延迟时间区域的漏电流的最大值之间存在差异。
[0015]以此方式，由于AC输入电压中的变化引起在其中OPC功能起作用的延迟时间区域内流过的漏电流中发生差异，已经描述的目前已知的技术(美国专利申请N0.2008/0291700和JP-A-2002-153047)采用了其中基于AC输入电压的变化来适应性地改变基准电压的配置，由此使得峰值电流恒定。
[0016]然而，由于回扫转换器中变压器的初级绕组的电感值的变化，MOSFET的漏电流的上升的斜率也变化。由于此，取决于所使用的变压器，峰值电流不可维持恒定值。
[0017]使用上述已知技术，不可处理由于变压器初级绕组上的电感值的变化引起的峰值电流的变化，且存在的问题在于难以实现总是稳定的OCP功能。
【发明内容】
[0018]本技术已考虑了这类要点，本技术的目的在于，提供电源设备控制电路，其通过抑制流过开关元件的电流中的波动来执行稳定的过电流保护。
[0019]为了实现该目的，提供了 一种电源设备控制电路，该电路基于开关元件的导通/截止，将经整流的交流输入电压转换为直流输出电压，并提供至负载。该电源设备控制电路包括峰值电流到达时间检测电路，其检测到流过该开关元件的电流到达峰值所需要的峰值电流的到达时间；电压差检测电路，包括A时间检测电路，该A时间检测电路检测A时间，所述A时间是开关元件的前一个周期的导通时间的A (0〈A〈1)倍长，该电压差检测电路检测在检测流向负载的过电流时所使用的基准电压和在A时间检测流过开关元件的电流而得的电流信号的值之间的电压差；和延迟时间调整电路，在检测过电流后，基于峰值电流到达时间和电压差中的至少一个，延迟时间调整电路执行对于所发生的延迟时间的调整与控制，直到开关元件被截止时为止。
[0020]通过抑制流过开关元件的峰值电流中的波动，可以执行稳定的过电流保护。
【专利附图】
【附图说明】
[0021]图1是示出电源设备控制电路的配置的示例的示图。
[0022]图2是示出开关电源设备的电路配置的示例的示图。
[0023]图3示出当OCP运行时的时序图的示图。
[0024]图4A和4B是示出当AC输入电压变化时峰值电流中的差异的示图。
[0025]图5是示出其中根据开关元件的导通时间的长度而变化的过电流检测水平的情况的示图。
[0026]图6是示出当电感值变化时的过电流检测水平的示图。
[0027]图7是用于示出每一个参数的定义的示图。
[0028]图8是用于示出第一实施例的操作的示图。
[0029]图9是用于示出第二实施例的操作的示图。
[0030]图10是示出控制IC的电路框图配置的示图。
[0031]图11是示出延迟时间控制电路的框图配置的示图。
[0032]图12是示出Tp检测电路的配置的示例的示图。
[0033]图13是示出Tp检测电路的时序图的示图。
[0034]图14是示出DVCS检测电路的配置的示例的示图。
[0035]图15是示出DVCS检测电路的时序图的示图。[0036]图16是示出Tp/2检测电路的配置的示例的示图。
[0037]图17是示出Tp/2检测电路的时序图的示图。
[0038]图18是示出延迟时间调整电路的配置的示例的示图。
【具体实施方式】
[0039]在下文中，将参考附图给出对各种实施方式的描述。图1是示出电源设备控制电路的配置的示例的示图。电源设备中包括电源设备控制电路5-1，该控制电路基于开关元件的导通/截止，将经整流的交流输入电压转换为直流输出电压，并提供至负载。
[0040]该控制电路5-1具有峰值电流到达时间检测电路5a、电压差检测电路5b、和延迟时间调整电路5c。该电压差检测电路5b包括1/2时间检测电路5b-l。
[0041]例如，峰值电流到达时间检测电路5a生成与开关元件的前一个周期的导通时间成比例的信号，作为代表流过开关元件的电流到达峰值所需要的峰值电流到达时间的信号。电压差检测电路5b，包括1/2时间检测电路5b-l在内，基于该信号检测开关元件的前一个周期的导通时间的1/2时间、检测当检测到过电流流至负载时使用的基准电压和在1/2时间检测到流过该开关元件的电流的信号之间的电压差。
[0042]在本发明中，理论上，1/2时间检测电路足以检测达前一个周期导通时间A倍长(0〈A〈1)的时间(在这个情况下，将该1/2时间检测电路称为A时间检测电路更为合适)，但下文中，将主要对于其中A=l/2的实施例给出描述。
[0043]延迟时间调整电路5c，基于峰值电流到达时间和电压差中的至少一个，执行对于所发生的延迟时间的调整与控制，直到在检测过电流后开关元件被截止之时为止。
[0044]此处，图1中所示的g0到g2示出从控制电路5-1的OCP功能起作用以检测过电流直到开关元件截止时为止流过开关元件的漏电流，其中垂直轴是电流、且水平轴是时间。并且，该图示出当OCP功能的过电流检测水平L (对应于基准电压)是恒定水平时开关元件的峰值电流。
[0045]在图gl中，相对于延迟时间Tl，峰值电流是P1。在图g2中，相对于延迟时间T2，峰值电流是P2。
[0046]在这个情况下，图gl中的延迟时间Tl被缩短至延迟时间T0，如图g0中所示，且漏电流被抑制增加，由此设置峰值电流PO。并且，图g2中的延迟时间T2被延长为延迟时间T0，如图g0中所示，且漏电流更为增加，由此设置峰值电流PO (P2〈P0〈P1)。
[0047]以此方式，控制电路5-1被配置为通过调整和控制延迟时间来使得峰值电流恒定。通过这样做，可以不仅处理AC输入电压中的变化、还处理变压器初级绕组电感值的变化，且可以通过抑制流过开关元件的电流中的波动来执行稳定的过电流保护。
[0048]接着，使用图2到6，将给出关于本技术要解决的问题的详细描述。图2是示出开关电源设备的电路配置的示例的示图。图2示出回扫开关电源设备100，其具有控制IC8用于脉宽调制(PWM)控制。在图2中，回扫转换器包括至少变压器T、二极管19、电容器20、和MOSFETI7o
[0049]AC输入I经由构成输入滤波器的变压器2和电容器3提供至二极管桥4，且被整流为直流输入电压。
[0050]电容器5，设置在二极管桥4和地之间，具有吸收开关噪声的功能。并且，二极管6经由限流电阻器7向控制IC的VH端子提供半波整流的AC输入I。向VH端子提供的输入电流受到限流电阻器7的限制。
[0051]用于向控制IC8提供加热闭锁保护的热敏电阻器9连接至控制IC8的LAT端子。并且，经由电容器10和电阻器11构成的噪声滤波器，感测电阻器12的电压被输入至控制IC8的CS端子。
[0052]控制IC8的VCC端子(其也被连接至电容器13的一端)，经由回流保护二极管14，被连接至变压器T的辅助绕组15。
[0053]当PWM控制进行时，电容器13维持向控制IC8提供的电源电压。并且，回流保护二极管14动作从而防止来自VCC端子的电流回流至辅助绕组15。
[0054]变压器T的初级绕组16的一端连接至电容器5，且另一端连接至MOSFET的漏极端子。并且，M0SFET17的源极端子经由感测电阻器12接地，且由感测电阻器12来检测流过MOSFET17的漏电流Ids。
[0055]S卩，在感测电阻器12中，M0SFET17的导通电流被转换为与导通电流成比例的电压信号，且该电压信号(电流检测信号)经由噪声滤波器提供至控制IC8的CS端子。
[0056]变压器T的次级绕组18的一端连接至二极管19，且进一步经由电容器20而接地。电容器20的电压通过光电耦合器21从次级侧传送至初级侧，作为与提供至负载25的输出电压相关的信息。
[0057]光电耦合器21串联连接至分流调整器22，分割输出电压的电阻器23和24的连接点连接至分流调整器22，且分流调整器22比较所分割的输出电压的值和未示出的基准电压。
[0058]作为此举的结果，次级侧输出电压相对于基准电压的错误信息被转换为电流信号，且负载信息由该电流信号传送至初级侧驱动光电耦合器21。
[0059]在使用PWM控制的控制IC8构成的开关电源设备100中，经整流的AC输入电压经由变压器T通过控制M0SFET17的开关操作转换为预定DC电压。
[0060]如上所述，在由IC电路配置的控制IC8中，经由分流调整器22和光电耦合器21，输出至位于变压器T的次级侧上的负载25的负载信息，通过经反馈至控制IC8的FB端子，而被检测出。
[0061]并且，通过感测电阻器12来将M0SFET17的漏电流转换为电压，且在控制IC8的CS端子处检测该电压。通过比较FB端子的电压和CS端子的电压，以及通过可变地控制来自OUT端子的M0SFET17的导通宽度，可以PWM控制该开关电源，且藉此可以调整提供至次级侧负载25的功率。
[0062]此处，控制IC8的OCP功能被设计为使得控制IC8中的比较器来比较CS端子处检测到的电压和控制IC8内的基准电压，且当CS端子的电压变得等于或高于基准电压时，停止M0SFET17的开关。然而，在CS端子电压已经高于基准电压后，直到M0SFET17实际上停止为止，发生延迟时间。
[0063]图3示出当OCP运行时的时序图的示图。该时序图示出M0SFET17的漏电流Ids (MOS Ids)、基准电压、CS端子的电压、内部比较器的输出电压、OUT端子的电压、和MOSFET17的栅极电压之间的关系。
[0064]如图3中所示，在时间tl，M0SFET17的栅电压还没有被截止(没有到达指示OFF的电压)，在此时CS端子的电压超过基准电压，但是M0SFET17的栅电压在延迟时间Tdly后被截止，且开关被停止。
[0065]由于上文所示的连接至CS端子的噪声滤波器引起的传播延迟、由于控制IC8的内部电路引起的传播延迟、MOSFET17的操作延迟等，是所发生的这种类型的延迟时间的主要延迟因子的原因。
[0066]并且，当发生这种类型的延迟时间时，存在流过M0SFET17的峰值电流根据操作情况而变化的问题。这是由于，例如，当AC输入电压变化时，如上所述，流过变压器T的初级侧绕组的电流的斜率变化，且当AC输入电压较高时电流的斜率增加，而当AC输入电压降低时电流斜率减少，从而在延迟时间过程中，在电流斜率中发生差异。
[0067]图4A和4B是示出当AC输入电压变化时峰值电流的差异的示图。垂直轴是电流，且水平轴是时间。并且，图4A示出其中AC输入电压较低的情况，且图4B示出其中AC输入电压较高的情况，每个图都示出在每一个延迟时间区域内峰值电流的差异。
[0068]当M0SFET17被导通时流动的漏电流Ids已经达到过电流检测水平(此时的CS端子电压对应于基准电压)后，MOSFET17被截止，但是需要特定延迟时间Tdly，如图4A中所示，直到漏电流Ids被实际截止。
[0069]并且，在其中来自AC输入I的AC输入电压高于图4A中所示的情况下，如图4B中所示，当M0SFET17被导通时流过变压器T的初级绕组16的电流的斜率增加。
[0070]斜率的角度取决于初级绕组16的电感值，但是当AC输入电压较低时斜率较平缓，且到AC输入电压较高时斜率较陡峭。
[0071]此处，用于检测控制IC8的内部比较器中的过电流的基准电压被设置为恒定值。由于此，电感电流(=Ids)流动同时上升达延迟时间Tdly，在M0SFET17截止时的峰值电流变得很高以使来自AC输入I的输入电压较高。
[0072]并且，由于负载25中设置的峰值电流一般由当AC输入电压较低时的过电流检测水平所确定，当AC输入电压较高时电流变得比设计者所期望的过电流检测水平更高。
[0073]因此，在PWM控制的已知回扫电源中，使得MOSFET、变压器T等的额定电流更高，这是导致电源设备成本和大小增加的原因。
[0074]同时，为了抑制这种现象，通过适应性地改变上述类型的已知技术的过电流检测水平来使得峰值电流恒定(美国专利申请N0.2008/0291700和JP-A-2002-153047)。
[0075]图5是示出其中根据开关元件的导通时间的长度而变化的过电流检测水平的情况的不图。垂直轴是电流，且水平轴是时间。
[0076]在其中其他条件都一样的情况下，AC输入电压越高、开关元件的导通时间越短，当漏电流Ids达到过电流检测水平时是较短的导通时间，控制IC8判断AC输入电压较高，且过电流检测水平变得较低。通过以此方式根据开关元件的导通时间的长度来不断地改变过电流检测水平，可以在不依赖AC输入电压的情况下保持M0SFET17的过电流保护的峰值电流恒定。然而，使用上述已知技术中的这种方法，存在问题在于，当变压器初级绕组的电感值变化时，可能无法使得M0SFET17的峰值电流恒定。
[0077]图6是示出当电感值变化时的过电流检测水平的示图。当电感值减少至1/2时，有必要使得过电流检测水平的斜率加倍。
[0078]以此方式，因为当变压器初级绕组的电感值变化时最佳过电流检测水平也变化，可能无法使得M0SFET17的峰值电流恒定。由于此，存在的问题在于，取决于所使用的变压器，无法使得峰值电流恒定。
[0079]已考虑了这些要点而构想出本技术，本技术提供了电源设备控制电路，在不受所使用的变压器的影响的情况下，通过抑制流过开关元件的电流中的波动并使得峰值电流恒定来执行稳定的过电流保护。
[0080]接着，下文将对于本技术给出详细描述。本技术的第一实施例为，检测直到MOSFET17的漏电流达到峰值所需的峰值电流到达时间(下文称为时间Tp)、并基于所检测到的时间Tp的参数来调整延迟时间Tdly。
[0081 ] 并且，本技术的第二实施例使得，基于当检测到流向负载的过电流时的基准电压和在M0SFET17的前一个开关周期的导通时间的1/2时间的基准电压之间的电压差的参数来调整延迟时间Tdly。
[0082]图7是用于示出每一个参数的定义的示图。垂直轴是电压，且水平轴是时间。CS端子电压VCS，VCS是在控制IC的CS端子处检测到的电压，是与当M0SFET17导通时的漏电流成比例的电压信号。
[0083]基准电压Vr是用于检测在控制IC中生成的过电流的电压电平。
[0084]比较器输出电压Vcomp是控制IC的内部比较器的输出波形的电压信号。当CS端子电压VCS低于基准电压V3时，内部比较器输出L电平，且当CS端子电压VCS超过基准电压V3时输出H电平。
[0085]时间Tp是直到CS端子电压VCS达到基准电源V3的电平时所需要时间。在这个实施例中，开关元件的导通时间的长度被设置为峰值电流到达时间，如上所述，但是也可以使用图7中所示的Tp作为直到M0SFET17的漏电流达到其峰值所需的峰值电流到达时间。由于这两个峰值电流到达时间均与延迟时间相关，它们与严格意义上的峰值电流到达时间略有不同，但以使用本发明的峰值电流到达时间(1/2时间检测或A时间检测)的方式可忽略差异的影响。下文中，在图7中所示的Tp或开关元件的导通时间的长度的意义上，将使用时间Tp0
[0086]电压VCS/2是在当MOSFET17被导通时所需的导通时间的一半时间(下文称为时间Tp/2)处的CS端子的电压。并且，电压差DVCS是基准电压V3或图14中所示的基准电压Vc (基准电压V3和基准电压Vc相等)和电压VCS/2之间的差异值。
[0087]延迟时间Tdly，如上所述，是从CS端子电压VCS超过基准电压V3开始直到MOSFET17的开关被截止且CS端子电压VCS达到L电平为止的延迟所需的时间。
[0088]接着，将对第一实施例的操作给出描述。图8是用于示出第一实施例的操作的示图。图8示出在电流非连续模式中时间Tp和延迟时间Tdly之间的关系，其中垂直轴是电流,且水平轴是时间。
[0089]在电流连续模式或临界模式中，MOSFET17的漏电流形成图8中所示的这种矩形。由于此，当由于OCP功能，开关元件被截止时，时间Tp/2的漏电流是过电流检测水平的一半(不存在取决于时间Tp/2的差异)。因此，电压差DVCS也变为恒定值，意味着延迟时间Tdly的控制取决于时间Tp而变化。
[0090]同时，AC输入电压越高，直到漏电流达到峰值为止的漏电流的斜率越陡峭，且AC输入电压越低，直到漏电流达到峰值为止的漏电流的斜率越平缓。并且，变压器T的电感值越小，直到漏电流达到峰值为止的漏电流的斜率越陡峭，且变压器T的电感值越大，直到漏电流达到峰值为止的漏电流的斜率越平缓。
[0091]与此相反,第一实施例是,前一个周期的时间Tp越长，当前周期的延迟时间Tdly越长。
[0092]下文中，将以示例来给出描述。在图8中，分别将漏电流Al到A3的各时间Tp作为时间Tpl到Tp3。并且，分别将漏电流Al到A3的各延迟时间作为时间Tdlyl到Tdly3。
[0093]由于Tpl〈Tp2〈Tp3，通过将延迟时间Tdlyl到Tdly3设置为使得Tdlyl〈Tdly2〈Tdly3，可以使得漏电流Al到A3的各峰值电流彼此相等且恒定在过电流检测水平处，而不论AC输入电压的变化或电感值的变化。
[0094]接着，将给出对第二实施例的描述。图9是用于示出第二实施例的操作的示图。图9示出在电流连续模式中时间Tp和延迟时间Tdly之间的关系，其中垂直轴是电流，且水平轴是时间。
[0095]在该第二实施例中基于电压差DVCS对于延迟时间Tdly的调整与控制为，电压差DVCS越高，延迟时间Tdly越短。
[0096]下文中，将用各示例给出描述。在图9中，首先，将考虑漏电流BI和漏电流B2。漏电流BI和B2是，时间Tp彼此相等，但是电流斜率彼此不同，对于Tp/2，漏电流是不同的。由于此，漏电流BI的电压差DVCS和漏电流B2的电压差DVCS也不同。S卩，由于漏电流BI的斜率比漏电流B2的斜率更陡峭，当前周期漏电流BI的电压差DVCS更高。
[0097]在这个情况下，具有更高电压差DVCS的漏电流BI中的延迟时间Tdlyl被使得比具有较低电压差DVCS的漏电流B2中的延迟时间Tdly2更短，因此抑制了漏电流BI的峰值电流，且使得其等于漏电流B2的峰值电流。
[0098]接着，将对于漏电流B2和漏电流B3给出考虑。
[0099]漏电流B2和B3是，漏电流和Tp/2的电压差DVCS相等，但是电流斜率彼此不同，时间Tp不同。在这个情况下，具有更长时间Tp (Tp2)的漏电流B3中的延迟时间Tdly3被使得比具有更短时间Tp的漏电流B2中的延迟时间Tdly2更短，因此提高了漏电流B3的峰值电流，且使得其等于漏电流B2的峰值电流。
[0100]通过执行上述类型的控制，不论AC输入电压中的变化或电感值的变化，可以使得漏电流BI到B3的各峰值电流彼此相等且相对于恒定的过电流检测水平而恒定。
[0101]接着，将对于第二实施例的执行控制的控制IC的电路框图配置给出描述。图10是示出控制IC的电路框图配置的示图。
[0102]在控制IC5a_l中，启动时启动电路31从VH端子向VCC端子提供电流，且当向回扫电源施加AC输入I时，电流从VH端子通过启动电路31流向控制IC5a-l中的VCC端子。通过这样做，对于从外部连接至VCC端子的电容器13进行充电，且电容器13的电压上升。
[0103]低电压故障防止电路(UVLO)32连接至VCC端子和基准电源VI。在该低电压故障防止电路32中，当VCC的电压变得等于或高于基准电源Vl时，作为低电压故障防止电路32的输出的UVLO信号变为低(L)电平，内部电源(5VReg.)33启动，且执行向控制IC5a_l中的每一电路供电，与此相对，尽管VCC端子的电压较低，UVLO信号变为高(H)电平，且控制IC5a-l的操作被停止。
[0104]振荡器(0SC)34，连接至FB端子，具有内置频率调制功能，从而减少由MOSFET17的开关操作所生成的电磁干扰(EMI)噪声。
[0105]振荡器34，通过控制IC5a_l确定M0SFET17的开关频率，除了频率调制功能外，还具有当负载较高时降低振荡频率的功能，并输出振荡信号(占空比最大信号)Dmax。
[0106]振荡信号Dmax是每一个周期中位于H电平达较长时间且位于L电平达较短时间的信号，该周期是开关电源的开关周期，且该周期与该周期过程中位于H电平处的时间的比值给出开关电源的最大时间比值(占空比最大)。并且，斜率补偿电路35，连接至CS端子，包括下文将描述的防止子谐波振荡的功能。
[0107]FB比较器36的输入端子连接至FB端子和基准电源V2。当FB端子的电压低于基准电源V2时，确定负载功率较低，且从FB比较器36中输出清除信号CLR至下一级中的单触发电路37，由此停止开关操作。并且，当FB端子的电压高于基准电源V2时，开关操作被启动，藉此实现脉冲操作。
[0108]单触发电路37生成设置脉冲，当振荡器34的振荡信号Dmax上升且输出至下一级的RS触发器38时，该设置脉冲被触发。另外，这个设置脉冲还是消隐信号，来防止MOSFET由在MOSFET截止时发生在CS端子中的噪声意外地执行截止。并且，单触发电路37，在输入H电平的清除信号CLR时，不将该设置脉冲输出至RS触发器38。
[0109]该RS触发器38，用OR门39和AND门40来生成PWM信号。S卩，OR门39，从所输入的单触发电路37和RS触发器38的各输出信号中，生成作为两个输出信号的和(OR)信号的消隐信号。
[0110]OR门39的输出信号基本变为PWM信号，但是进一步，由AND门40基于振荡器34的振荡信号Dmac来确定PWM信号的最大占空比。
[0111]来自低电压故障防止电路32的UVLO信号经由OR门41被提供至驱动电路(OUTPUT)42，且经由OUT端子通过从驱动电路42输出的开关信号Sout来控制MOSFET17的栅极的开关。
[0112]S卩，当VCC端子的电压较低且UVLO信号处于H电平时，驱动电路42的输出被截止(截止M0SFET17的信号被输出)。
[0113]反之，当VCC端子的电压较高且UVLO信号处于L电平时，且当锁存电路49的输出信号处于L电平时，驱动电路42根据AND门40的输出信号来开关控制M0SFET17的栅极。
[0114]电平移动电路43具有将FB端子的电压电平移动至其中电压可被输出至CS比较器44的电压范围内的功能，且电平移动电路43的输出信号被提供至CS比较器44的反相输入端子(_)。
[0115]斜率比较电路35的输出信号被提供至CS比较器44的非反相输入端子(+ )。电源电压Vcc经由电阻器RO被连接至FB端子，且电阻器RO是构成光电耦合器21的光电电阻的负载电阻。由于此，施加至连接至开关电源设备的负载25的电压由来自内部电源的由电阻器RO所引起的电压降所检测。
[0116]CS比较器44(CS比较器44中CS端子的斜率补偿的电压和FB端子的电平移动的电压被比较)确定M0SFET17的截止时序。
[0117]并且，确定M0SFET17的过电流检测水平的OCP比较器45连接至控制IC5a_l的CS端子。该OCP比较器45 (其非反相输入端子(+ )连接至CS端子，且其反相输入端子(-)连接至基准电源V3)确定M0SFET17的过电流检测水平。[0118]进一步，在延迟时间已经由延迟时间控制电路50调整后，来自CS比较器44的截止信号和来自OCP比较器45的截止信号都经由OR门46提供至RS触发器38的重置端子。
[0119]电流经由LAT端子从电流源47提供至热敏电阻器9。LAT比较器48，连接至LAT端子和基准电源V4，当检测到LAT端子的电压(S卩，热敏电阻器9的电压)已经降低至基准电源V4的电压或更低时，控制IC判断这是加热条件，且向锁存电路49输出设置信号。
[0120]锁存电路49，一旦接收到LAT比较器48的设置信号，向OR门41和OR门61输出H电平的锁存信号Latch。通过这样做，驱动电路42被截止，且启动电路31被导通。并且，低电压故障防止电路32的UVLO信号已经被提供至锁存电路49的重置端子，且当VCC端子的电位降低时，释放锁存状态。
[0121]当内部电源33启动，且向内部电路施加功率时，经由电阻器RO和FB端子向构成光电稱合器21的光电晶体管施加电压,且FB端子的电压上升。
[0122]当FB端子的电压信号变得等于或高于特定电压时，从振荡器24输出振荡信号Dmax,且设置脉冲(当振荡信号Dmax上升时被触发)从单触发电路37输出至RS触发器38。
[0123]设置脉冲与RS触发器38的输出信号一起被输入到OR门39,由此生成消隐信号。进一步，消隐信号，作为PWM信号，从OUT端子通过AND门40和驱动电路42被输出至MOSFET17的栅极端子，并成为驱动M0SFET17的开关信号Sout。
[0124]通过这样做，当振荡信号Dmax上升时，MOSFET17被导通。RS触发器38的输出信号和来自单触发电路37的设置脉冲被加(OR)在一起的理由是为了防止RS触发器38由在MOSFET截止时在CS端子发生的噪声所重置，且为了防止M0SFET17在导通后即刻执行截止。
[0125]由于当M0SFET17导通时漏电流Ids流过感测电阻器12，控制IC5a_l的CS端子的电压上升。进一步，当控制IC5a-l的CS端子的斜率补偿的电压达到其中FB端子的电压被电平移动电路43所电平移动至的电压时，重置信号经由OR门46从CS比较器44输出至RS触发器38。
[0126]通过RS触发器38被重置，OR门39的输出变为L电平(在正常操作中，来自单触发电路37的设置脉冲在这点变为L电平)，作为结果，AND门40的输出也变为L电平，意味着MOSFET17由开关信号Sout所截止。
[0127]并且，甚至当连接至开关电源设备的负载25变得极重、且馈回控制IC5a_l的FB端子的电压落在控制范围外(在高电压侧)，可以在CS端子的电压变得等于或高于基准电压v3 (通过由OCP比较器45来比较CS端子的电压和恒定基准电压V3)时截止M0SFET17。
[0128]在FB端子的电压被电平移动至的电压由CS比较器44与CS端子的电压进行比较前，通过斜率补偿电路35执行斜率补偿，其中与MOSFET17的导通宽度成比例的斜率补偿电压被加至CS端子的电压。
[0129]一般而言，在其中M0SFET17在稳定情况下操作的情况下，在每一个开关周期开始时流过M0SFET17的电流是恒定的。然而，当占空比(导通时间比值=导通宽度/开关周期)非常大时，电流并不恒定，且在每一个开关周期中，流过M0SFET17的电流的情况是波动的。当发生这个现象时，流过M0SFET17的电流达到一种情况，其中低频信号被叠加在开关频率
信号上。
[0130]在这种类型的低频上的振荡已知为子谐波振荡，但是该子谐波振荡具有发生条件。可以通过如此方式来防止该子谐波振荡:由于在CS端子的电压上叠加单一增加的信号的斜率补偿来使得这些条件不被满足。
[0131]具有图1的控制电路5-1的功能的延迟时间控制电路50被增加到OCP比较器45的输出级。OCP比较器45的输出信号、CS端子的电压、和OUT端子的电压，被输入至延迟时间控制电路50，且延迟时间控制电路50的输出被输入至OR门46的一个输入端子。
[0132]图11是示出延迟时间控制电路的框图配置的示图。延迟时间控制电路50包括Tp检测电路51、DVCS检测电路52、和延迟时间调整电路53。
[0133]Tp检测电路51生成信号，其代表直到流过开关元件的电流达到其峰值为止所需要的峰值电流到达时间Tp的长度。DVCS检测电路52包括Tp/2检测电路52_1。Tp/2检测电路52-1检测M0SFET17的前一个周期的导通时间的1/2时间。DVCS检测电路52检测基准电压与当检测到1/2时间时的CS端子的电压(VCS/2)之间的电压差DVCS。延迟时间调整电路53调整该时间Tdly。
[0134]接着，将对于每一个电路的配置和操作给出描述。图12是示出Tp检测电路的配置的示例的示图。该Tp检测电路51包括时序调整器51a、运算放大器51b、开关SW、恒流源IUP-沟道 MOSFET 晶体管 Trl、Tr3、Tr5、和 Tr6、N-沟道 MOSFET 晶体管 Tr2、Tr4、和 Tr7、电容器Cl和C2、和电阻器Rl。
[0135]各组件的连接关系使得时序调整器51a的输入端子连接至控制IC5a_l的OUT端子(OUT)。时序调整器51a具有输出端子ol到05。输出端子ol连接至晶体管Trl的栅极，输出端子o2连接至晶体管Tr3的栅极，且输出端子o3连接至晶体管Tr4的栅极。输出端子o4连接至晶体管Tr2的栅极，且输出端子o5连接至开关SW的开关控制端子(未示出)。
[0136]恒流源Il的输入端子连接至电源和晶体管Tr5和Tr6的源极。恒流源Il的输出端子连接至晶体管Trl和Tr3的源极。晶体管Trl的漏极连接至晶体管Tr2的漏极、电容器Cl的一端、和开关SW的端子Si。晶体管Tr2的源极和电容器Cl的另一端连接至GND。
[0137]晶体管Tr3的漏极连接至晶体管Tr4的漏极、电容器C2的一端、和开关SW的端子s2。晶体管Tr4的源极和电容器C2的另一端连接至GND。
[0138]运算放大器51b的输入端子(+ )连接至开关SW的端子S0，运算放大器51b的输入端子(_)连接至晶体管Tr7的源极和电阻器Rl的一端，且运算放大器51b的输出端子连接至晶体管Tr7的栅极。电阻器Rl的另一端连接至GND。
[0139]晶体管Tr7的漏极连接至晶体管Tr5的漏极和栅极以及晶体管TR6的栅极。晶体管Tr6的漏极连接至Tp检测电路51的输出端子outl。
[0140]图13是示出Tp检测电路的时序图的示图。来自时序调整器51a的输出端子ol的信号a是充电信号,使得电容器Cl被充电,且来自输出端子o2的信号b是充电信号,使得电容器C2被充电。
[0141]并且，来自时序调整器51a的输出端子o4的信号c是放电信号，使得电容器Cl被放电，且来自输出端子o3的信号d是放电信号，使得电容器C2被放电。进一步，来自时序调整器51a的输出端子o5的信号e是开关控制信号。
[0142]信号a和b的每一个的一个周期对应于OUT信号(控制IC5a_l的输出端子的输出信号)的两个周期，且信号a和信号b被输出从而彼此异相达OUT信号的一个周期。并且，信号a和b的每一个的L电平宽度等于OUT信号的H电平宽度(M0SFET17的导通宽度)。
[0143]当信号a衰退时，信号c是脉冲信号输出，且当信号b衰退时，信号d是脉冲信号输出。
[0144]信号e是开关SW的开关控制信号，且当信号e处于H电平时开关地选择位于端子si处的电压信号Pa，而当信号e处于L电平时开关地选择位于端子s2处的电压信号pb。
[0145]响应于电压信号pa,晶体管Tr2由信号c的脉冲所导通,且已经被充电的电容器Cl被放电。随后，在信号a的L电平处，晶体管Trl被导通，且电容器Cl被逐渐充电，且当信号a变为H电平时,将电压电平V维持在信号a已经上升到之处,直到信号c的下一个脉冲到来。信号e在其中电压信号pa变化的部分(OUT信号的H部分)内变为L电平，且开关Sff此时选择并输出电压信号Pb。
[0146]响应于电压信号pb，晶体管Tr4由信号d的脉冲所导通，且已经被充电的电容器C2被放电。因此，在信号b的L电平处，晶体管Tr3被导通，且电容器C2被逐渐充电，且当信号b变为H电平时，将电压V维持在信号b已经上升到之处，直到信号d的下一个脉冲到来。信号e在其中电压信号pb变化的部分(OUT信号的H部分)内变为H电平，且开关SW此时选择并输出电压信号Pa。
[0147]以此方式，在Tp检测电路51中，电压信号pa和电压信号pb根据OUT信号的导通时间在每隔一个周期被峰值被保持一次。在电压信号Pa和pb中,通过开关SW选择保持电压并输入至运算放大器51b，且随后，由运算放大器51b进行电压/电流转换。图12中的电流ITp是根据OUT信号的导通时间具有电压信号Pa或电压信号pb的电流，S卩，与导通时间成比例的电流(流入电阻器Rl的电流具有等于(运算放大器51b的输入端子(_)的输入电压)/ (电阻器Rl的电阻)的值，且该电流由构成电流镜像电路的晶体管Tr5和Tr6所复制并转为电流ITp)，且导通时间越长，电流ITp越大。
[0148]图14是示出DVCS检测电路的配置的示例的示图。DVCS检测电路52包括采样保持器52a、运算放大器52b和52c、P沟道MOSFET晶体管Tr8和Tr9、N_沟道MOSFET晶体管TrlO到Trl2、电阻器R2到R4、以及基准电源Vc0
[0149]各组件的连接关系使得采样保持器52a的一个输入端子连接至控制IC5a_l的CS端子，且另一个输入端子连接至OUT端子。采样保持器52a的输出端子连接至电阻器R2的一端。
[0150]运算放大器52b的输入端子(_)连接至电阻器R2的另一端和电阻器R3的一端，且运算放大器52b的输入端子(+ )连接至基准电源Vc的一端，且基准电源Vc的另一端连接至GND。
[0151]运算放大器52c的输入端子(+ )连接至电阻器R3的另一端和运算放大器52b的输出端子，且运算放大器52c的输入端子(_)连接至晶体管TrlO的源极和电阻器R4的一端。电阻器R4的另一端连接至GND。运算放大器52c的输出端子连接至晶体管TrlO的栅极。
[0152]晶体管TrlO的漏极连接至晶体管Tr8和Tr9的栅极和晶体管Tr8的漏极，且晶体管TrS的源极和晶体管Tr9的源极被连接在一起。晶体管TrS的源极和晶体管Tr9的源极被连接至内部电源。
[0153]晶体管Tr9的漏极连接至DVCS检测电路52的输出端子out2。
[0154]图15是示出DVCS检测电路的时序图的示图。作为在采样保持器52a内生成的保持时序信号，对于OUT信号的1/2导通时间的时间(时间Tp/2)来采样保持CS端子的电压。
[0155]通过执行采样保持电压sh和来自基准电源Vc的差分/逆变放大，运算放大器52b生成电压差DVCS。运算放大器52c将来自运算放大器52b的输出电压(电压差DVCS)转换为电流。图14中的电流Idvcs是与电压差DVCS成比例的电流，且电压差DVCS越高，电流Idvcs越大。
[0156]图16是示出Tp/2检测电路的配置的示例的示图。Tp/2检测电路52_1，被包括在DVCS检测电路52的采样保持器52a内，生成如图15中所示的保持时序信号。
[0157]Tp/2检测电路52-1包括逆变器ICl和IC2、恒流源13和14、比较器IC3、单触发元件IC4、P-沟道MOSFET晶体管Tr21和Tr23、N_沟道MOSFET晶体管Tr22和Tr24到Tr26、电容器C21到C24、和开关Sffl到Sff6 o
[0158]信号A到D、CXOUT、和DXOUT是从包括在Tp/2检测电路52_1中的未示出的时序调整器所输出的时序信号，且该时序调整器可易于由分频器、逻辑电路元件、或单触发元件所配置。
[0159]各组件的连接关系使得信号CXOUT (信号C和信号OUT的AND信号)被输入至逆变器ICl的输入端子，且输出端子连接至晶体管Tr21的栅极。恒流源13的输入端连接至电源和恒流源14的输入端，且恒流源13的输出端连接至晶体管Tr21的源极。
[0160]信号A被输入至晶体管Tr22的栅极，且晶体管Tr22的源极连接至GND。晶体管Tr21的漏极连接至晶体管Tr22的漏极、开关SW3的端子S31、开关SWl的端子si 1、和电容器C21的一端，且电容器C21的另一端连接至GND。
[0161]开关SWl的端子sl2连接至电容器C22的一端、晶体管Tr25的漏极、和开关SW6的端子s61。电容器C22的另一端连接至GND，信号A被输入至晶体管Tr25的栅极，且晶体管Tr25的源极连接至GND。
[0162]信号DXOUT (信号D和信号OUT的AND信号)被输入至逆变器IC2的输入端子，逆变器IC2的输出端子连接至晶体管Tr23的栅极，且晶体管Tr23的源极连接至恒流源14的输出端。
[0163]信号B被输入至晶体管Tr24的栅极，且晶体管Tr24的漏极连接至晶体管Tr23的漏极、开关SW4的端子s41、开关SW2的端子s21、和电容器C23的一端。晶体管Tr24的源极和电容器C23的另一端连接至GND。
[0164]开关SW3的端子s32连接至开关SW4的端子s42和比较器IC3的输入端子(+ )。开关SW2的端子s22连接至电容器C24的一端、开关SW5的端子s51、和晶体管Tr26的漏极。
[0165]信号B被输入至晶体管Tr26的栅极，且电容器C24的另一端和晶体管Tr26的源极连接至GND。开关SW5的端子s52连接至比较器IC3的输入端子(_)、开关SW6的端子s62、电容器C25的一端，且电容器C25的另一端连接至GND。
[0166]比较器IC3的输出端子连接至单触发元件IC4的输入端子，且单触发元件IC4的输出端子连接至Tp/2检测电路52-1的输出端子。
[0167]开关SWl基于信号B开关(开/关)，开关SW2基于信号A开关、且开关SW3基于信号C开关。并且,开关SW4基于信号D开关,开关SW5基于信号C开关,且开关SW6基于信号D开关。
[0168]图17是示出Tp/2检测电路的时序图的示图。对于OUT信号的导通时间，每隔一个周期将电压V+1和电压V+2 (电压V+1和电压V+2是其中来自恒流源13和14的恒电流13和14被积分的电压)峰值被保持在C21和C23上，由此获得信号2 X Vr(这是对应于时间Tp的信号)。进一步，在下一个周期中，C21和C23的电荷与C22和C24分享(C22和C24分别与C21和C23电容相等)，藉此为电压Vrl和Vr2获得信号Vr。通过开关SW5和SW6交替选择Vrl和Vr2，藉此获得信号Vr3。信号Vr3给出基准电压Vr (对应于时间Tp/2)。比较器IC3交替地行进信号Vr3 (基准电压Vr)同电压V+1的比较、和Vr3 (基准电压Vr)同电压V+2的比较，且当信号Vr3 (基准电压Vr)同电压V+1或电压V+2的信号相等(此时被认为已经过了 Tp/2)，生成从L电平上升至H电平的信号(comp out)。因此，单触发元件IC4触发比较器IC3的输出信号(比较输出comp out)的上升，并输出脉冲信号(保持时序信号)表示已经检测到时间Tp/2。
[0169]可通过C21和C23与C22和C24所分享的电荷从信号2 X Vr中获得Vr的理由在于，当C21到C24的电容被取为C21到C24时，C21=C22且C23=C24。进一步，通过维持13/C21=I4/C23，通过将恒电流13或14相对于时间Tp积分获得的一半电压值和其中恒电流13或14被积分的值相等的时点被检测到，藉此检测时间Tp/2。
[0170]此处，通过假设C22=BXC21且C24=BXC23(B是常数)，可以检测时间AXTp(A是常数，且0〈A〈1)。即，当在C21和C23的电荷与C23和C24分享前的电压被认为是v0时且分享后的电压被认为是 vl 时，vl=v0 X C21/(C21+C22) =v0 X C23/ (C23+C24) =v0/ (1+B)，意味着可能获得作为与通过将13或14相对时间Tp积分而获得的电压A=I/(1+B)倍高的电压。通过检测这个值与其中恒电流14或13被积分的值相等的时点，可以检测时间AXTp。通过假设0〈B〈 ^?，可以获得0〈六〈1。
[0171]图18是示出延迟时间调整电路的配置的示例的示图。延迟时间调整电路53包括恒流源la、逆变器IClO、缓冲器ICl1、电流加/减电路IC12、P-沟道MOSFET晶体管Tra,N-沟道MOSFET晶体管Trb、和电容器Ca。
[0172]各组件的连接关系使得恒流源Ia的一端连接至电源，且恒流源Ia的另一端连接至Tp检测电路51的端子OUTUTp检测值)、DVCS检测电路52的端子0UT2(DVCS检测值)、和晶体管Tra的源极。
[0173]OCP比较器45 (图10)的输出端子连接至逆变器IClO的输入端子，且逆变器IClO的输出端子连接至晶体管Tra和Trb的栅极。
[0174]晶体管Tra的漏极连接至晶体管Trb的漏极、电容器Ca的一端、和缓冲器ICll的输入端子。晶体管Trb的源极连接至GND、电容器Ca的另一端连接至GND、且缓冲器ICll的输出端子连接至延迟时间调整电路的输出端子0UT3。并且，输出端子0UT3也是延迟时间控制电路50的输出端子。
[0175]在延迟时间调整电路53中，三个充电电流，从Tp检测电路51输出的电流ITp、从DVCS检测电路52输出的电流Idvcs、和来自恒流源Ia的恒电流Ia，由电流加/减电路IC12合成，由此确定充电电容器Ca的充电电流Ichg=Ia-1dvcs_ITp。进一步,通过调整充电电容器Ca的充电电流Ichg来调整OCP比较器45的输出延迟。即，可以执行调整，以使时间Tp (开关元件的导通时间)较长(短)一电流ITp较大(小)一充电电流Ichg较小(大)一电容器Ca的充电时间较长(短)一延迟时间较长(短)。并且，可以执行调整以使，电压差DVCS较高(低)一电流Idvcs较小(大)一充电电流Ichg较大(小)一电容器Ca的充电时间较短(长)一延迟时间较短(长)。例`如，可以通过组合电流镜像电路等来配置IC12。
[0176]如上所述，根据本技术，由于不仅通过改变AC输入电压、还通过使用任何变压器来使得开关元件的峰值电流恒定，可以实现稳定的OCP功能。
[0177]由于此，不再有此前依赖于所使用的变压器而发生的调整，意味着减少了调整部件的数量，且还可以消除调整成本。并且，由于通过AC输入电压的峰值电流的准确度增加，还可以以较低等级级别的部件来设计。
[0178]上文已经说明了各实施例，但是可以用具有类似功能的另一个配置来取代各实施例中所示的每一个单元的配置。并且，可增加任何其他组件或过程。
【权利要求】
1.一种电源设备控制电路，基于开关元件的导通/截止，所述电路将经整流的交流输入电压转换为直流输出电压，并提供至负载，所述电路包括: 峰值电流到达时间检测电路，其检测到流过所述开关元件的电流到达峰值电流所需要的峰值电流到达时间； 电压差检测电路，包括A时间检测电路，所述A时间检测电路检测A时间，所述A时间是所述开关元件的前一个周期的导通时间的A (0〈A〈1)倍长，所述电压差检测电路检测在检测流向所述负载的过电流时所使用的基准电压和在所述A时间检测流过所述开关元件的电流而得的电流信号的值之间的电压差；以及 延迟时间调整电路，在检测所述过电流后，基于所述峰值电流到达时间和电压差中的至少一个，所述延迟时间调整电路执行对于所发生的延迟时间的调整与控制，直到所述开关元件被截止时为止。
2.如权利要求1所述的电源设备控制电路，其特征在于， 所述前一个周期的所述峰值电流到达时间越长，所述延迟时间调整电路使得所述延迟时间越长。
3.如权利要求1所述的电源设备控制电路，其特征在于， 所述前一个周期的所述电压差越高，所述延迟时间调整电路使得所述延迟时间越短。
4.如权利要求1所述的电源设备控制电路，其特征在于， 所述峰值电流到达时间检测电路根据所述开关元件的导通时间来交替地将第一电压信号和第二电压信号保持在峰值，将峰值被保持的第一和第二电压信号转换为电容器的第一充电电流，以及根据所述电容器的充电时间来确定所述延迟时间。
5.如权利要求1所述的电源设备控制电路，其特征在于， 所述电压差检测电路在所述A时间中的与所述开关元件的所述前一个周期的导通时间对应的位置处使用保持时序信号来采样保持所述电流信号，将对于被采样保持的电压执行差分/反相放大后获得的电压和所述参考电压转换为电容器的第二充电电流、并根据所述电容器的充电时间来确定所述延迟时间。
6.如权利要求1所述的电源设备控制电路，其特征在于，
A=l/2.
【文档编号】H02M1/32GK103683880SQ201310424604
【公开日】2014年3月26日 申请日期:2013年9月17日 优先权日:2012年9月19日
【发明者】薮崎纯 申请人:富士电机株式会社