1.一种电压产生电路，其特征在于，具备：
电荷泵电路，其对被输入到第1节点的电压进行升压，向第2节点输出第1信号；
运算放大器，其接收第1基准电压和对所述第2节点的电压进行了分压后的第1电压，向第3节点输出第2信号；
第1晶体管，其栅极连接于所述第3节点，一端连接于电源，另一端连接于所述第1节点；
逻辑电路，其检测所述第2节点的电压，输出第3信号；以及
充电电路，其接收所述第3信号，对所述第3节点的电压进行充电。
2.根据权利要求1所述的电压产生电路，其特征在于，
所述充电电路具备：
第一PMOS晶体管，其栅极被输入基于所述第3信号的第4信号，一端连接于电源电压；和
第二PMOS晶体管，其一端连接于所述第一PMOS晶体管的另一端，另一端以及栅极连接于所述第4节点。
3.根据权利要求2所述的电压产生电路，其特征在于，
所述充电电路还具备NAND门，该NAND门对所述第3信号和使所述第3信号延迟并反转后的第5信号进行NAND运算，将其结果作为所述第4信号进行输出。
4.根据权利要求1所述的电压产生电路，其特征在于，
所述逻辑电路包括限制电路，该限制电路具备：
对基于所述第2节点之电压的电压和所述第1基准电压进行比较，输出所述第1标志的比较器；和
对基于所述第2节点之电压的电压和与所述第1基准电压相同的第2基准电压进行比较，输出所述第2标志的比较器。
5.根据权利要求4所述的电压产生电路，其特征在于，
所述逻辑电路包括作为SR触发器电路的第1锁存电路。
6.根据权利要求1所述的电压产生电路，其特征在于，
所述逻辑电路包括第1锁存电路，该第1锁存电路具备：
对所述第1标志和所述第2标志进行OR运算，将其结果作为第6信号进行输出的OR门；
对所述第1标志和所述第2标志进行NAND运算，将其结果作为第7信号进行输出的NAND门；
对所述第7信号和所述第3信号进行NAND运算，将其结果作为第8信号进行输出的NAND门；以及
对所述第6信号和所述第8信号进行NAND运算，将其结果作为所述第3信号进行输出的NAND门。
7.根据权利要求1所述的电压产生电路，其特征在于，
还具备时钟控制电路，该时钟控制电路按照所述第3信号来输出时钟信号，
所述电荷泵电路按照所述时钟信号来控制所述第1节点的电压的升压。
8.根据权利要求1所述的电压产生电路，其特征在于，还具备：
第2锁存电路，其按照所述第1标志以及所述第2标志来输出第9信号；和
放电电路，其按照所述第9信号，对所述第3节点的电压进行放电。
9.根据权利要求8所述的电压产生电路，其特征在于，
所述放电电路具备第一NMOS晶体管，该第一NMOS晶体管的栅极被输入基于所述第9信号的第10信号、且一端连接于接地电位。
10.根据权利要求9所述的电压产生电路，其特征在于，
所述放电电路还具备NOR门，该NOR门对所述第9信号和使所述第9信号延迟并反转后的第11信号进行NOR运算，将其结果作为所述第10信号进行输出。
11.根据权利要求8所述的电压产生电路，其特征在于，
所述第2锁存电路具备：
对所述第1标志和所述第2标志进行OR运算，将其结果作为第12信号进行输出的OR门；
对所述第1标志和所述第2标志进行NAND运算，将其结果作为第13信号进行输出的NAND门；
对所述第12信号和所述第9信号进行NAND运算，将其结果作为第14信号进行输出的NAND门；以及
对所述第12信号和所述第14信号进行NAND运算，将其结果作为所述第9信号进行输出的NAND门。
12.一种电压产生电路，其特征在于，具备：
电荷泵电路，其对被输入到第1节点的电压进行升压，向第2节点输出第1信号；
运算放大器，其接收第1基准电压和对所述第2节点的电压进行了分压后的第1电压，向第3节点输出第2信号；
第1晶体管，其栅极连接于所述第3节点，一端连接于电源，另一端连接于所述第1节点；
逻辑电路，其检测所述第2节点的电压，输出第3信号；
第1锁存电路，其接收所述第3信号，输出第4信号；以及
放电电路，其接收所述第4信号，对所述第3节点的电压进行放电。
13.根据权利要求12所述的电压产生电路，其特征在于，
所述放电电路具备第一NMOS晶体管，该第一NMOS晶体管的栅极被输入基于所述第4信号的第5信号、且一端连接于接地电位。
14.根据权利要求13所述的电压产生电路，其特征在于，
所述放电电路还具备NOR门，该NOR门对所述第4信号和使所述第4信号延迟并反转后的第6信号进行NOR运算，将其结果作为所述第5信号进行输出。
15.根据权利要求12所述的电压产生电路，其特征在于，
所述第1锁存电路具备：
对所述第1标志和所述第2标志进行OR运算，将其结果作为第7信号进行输出的OR门；
对所述第1标志和所述第2标志进行NAND运算，将其结果作为第8信号进行输出的NAND门；
对所述第7信号和所述第3信号进行NAND运算，将其结果作为第9信号进行输出的NAND门；以及
对所述第7信号和所述第9信号进行NAND运算，将其结果作为所述第4信号进行输出的NAND门。