一种静电放电防护电路的制作方法

文档序号:11957746阅读:334来源:国知局
一种静电放电防护电路的制作方法与工艺

本发明涉及电磁兼容技术领域,特别是涉及一种静电放电防护电路。



背景技术:

静电是一种自然现象,接触、摩擦、电器间感应等均会产生静电。静电有着长时间积聚、高电压、低电量、小电流和作用时间短的特点。人体自身或与其他物体的接触,分离,摩擦等,可以产生几千伏甚至上万伏的静电。静电会造成电子电器产品运行不稳定,甚至损坏。

现有的静电放电(ESD)防护,多使用压敏电阻(VSR),如图1;或瞬态电压抑制器(TVS),如图2;在图1和图2中,①静电输入端口(电源或I/O口);②ESD器件;③被保护电路;④公共地或公共回路。其静电防护原理是:ESD器件与被保护电路并联,当电路正常工作时,其处于截止状态(高阻态),不影响线路正常工作,当电路出现异常过压并达到其击穿电压时,其迅速由高阻态变为低阻态,给瞬间电流提供低阻抗导通路径,同时把异常高压箝制在一个安全水平之内,从而保护被保护IC或线路;当异常过压消失,其恢复至高阻态,电路正常工作。

但是,压敏电阻(VSR)的缺点是易老化和结电容较高。在静电频繁作用下,其会出现泄漏电流,在敏感的数据传输电路中引起误差;在高电压的电路中,会造成强烈发热;结电容高,使其在很多情况下不能在信号传输线路中使用(信号衰减大)。瞬态电压抑制器(TVS)的缺点是通流容量小,当通过大电流时,会造成TVS管被炸裂而开路;器件成本高。

使用压敏电阻(VSR)、瞬态电压抑制器(TVS)等ESD器件的设计电路,其缺点是需等到静电电压超过ESD器件阀值时,器件才会由高阻转成低阻状态,即有一个响应时间,如响应时间过长,静电已损坏被保护电路;静电过后会在ESD器件两端留有很高残压,仍有可能对被保护电路产生危害。



技术实现要素:

本发明的目的就是为了解决现有技术之不足而提供的一种不仅结构简单,成本低,响应时间快,静电防护效果好的静电放电防护电路。

本发明是采用如下技术解决方案来实现上述目的:一种静电放电防护电路,其特征在于,它是在电路中使用分频或滤波设计,在保证有用信号传输的情况下,分离出静电频谱中能量集中的500MHz以下频段,进行泄放,从而在不使用ESD保护器件的情况下,达到静电防护的效果;此设计特别适用于500MHz频率以上电路。

进一步地,电路的分频设计包括与被保护电路连接的低通滤波电路和高通滤波电路,将500MHz以下的静电能量频段与500MHz以上的有用信号频段分离处理。

进一步地,所述低通滤波电路与被保护的电路并联,在500MHz以下的静电能量频段呈低阻。

进一步地,所述高通滤波电路与被保护的电路串联,在500MHz以上的静电能量频段呈高阻。

本发明采用上述技术解决方案所能达到的有益效果是:

本发明采用的ESD电路没有电压阀值,对静电放电即时响应,即响应时间为零;静电过后没有残压,被保护电路不会因残压造成损坏;同时,其成本比较压敏电阻(VSR)或瞬态电压抑制器(TVS)低。

附图说明

图1为使用压敏电阻(VSR)的静电防护电路示意图;

图2为使用瞬态电压抑制器(TVS)静电防护电路示意图;

图3为本发明的静电防护电路示意图。

附图标记说明:1、静电输入端口 2、低通滤波电路 3、高通滤波电路 4、被保护的电路 5、公共地或公共回路。

具体实施方式

本发明是一种静电放电防护电路,从频域方面考虑解决静电防护的问题,静电放电电流波形时域表达式经傅里叶变换成频域形式,分析其振幅、能量在频域的分布特点——静电的绝大部分能量都集中在1KHz-500MHz,据此,在电路中使用分频或滤波设计,在保证有用信号传输的情况下,分离出静电频谱中能量集中的500MHz以下频段,进行泄放,从而在不使用ESD保护器件的情况下,达到静电防护的效果。

以下结合具体实施例对本技术方案作详细的描述。

如图3所示,静电从静电输入端口1如电源或I/O口进入电路,根据静电电流波形频谱分布特点(振幅及能量集中在500MHz以下),在电路中做包含低通滤波电路2和高通滤波电路3的分频设计,其中低通滤波电路2对500MHz以下频率呈低阻,高通滤波电路3对500MHz以下频率呈高阻;低通滤波电路与被保护的电路并联,高通滤波电路3与被保护的电路4串联。电路正常工作时,500MHz以上频率的有用信号在静电输入端口、被保护的电路间进行传输;当静电从静电输入端口进入时,通过电路中低通滤波电路,将静电能量集中的500MHz以下频率分离,并泄放至公共地或公共回路5,即静电通过静电输入端口、低通滤波电路、公共地形成回路,而500MHz以上频率的有用信号在静电输入端口、被保护的电路间,通过高通滤波电路可正常传输。

本发明与现有技术相比,以往的ESD器件解决静电放电问题,都是在时域方面考虑解决方案,比如通过加快ESD器件的响应时间,降低启动电压阀值来加快放电速度。本发明所采用的技术方案中ESD电路没有电压阀值,对静电放电即时响应,即响应时间为零;静电过后没有残压,被保护电路不会因残压造成损坏。同时,其成本比较压敏电阻(VSR)或瞬态电压抑制器(TVS)低。

以上所述的仅是本发明的优选实施方式,应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1