带保护控制功能的DC/DC变换电路的制作方法

本实用新型涉及电子技术、功率转换技术等领域，具体的说，是带保护控制功能的DC/DC变换电路。

背景技术：

功率是指物体在单位时间内所做的功的多少，即功率是描述做功快慢的物理量。功的数量一定，时间越短，功率值就越大。求功率的公式为功率＝功/时间。功率表征作功快慢程度的物理量。单位时间内所作的功称为功率，用P表示。故功率等于作用力与物体受力点速度的标量积。功率变换器是一种可以将某种电流转换为其他类型电流的电子设备。

技术实现要素：

本实用新型的目的在于提供带保护控制功能的DC/DC变换电路，用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点。

本实用新型通过下述技术方案实现：带保护控制功能的DC/DC变换电路，设置有低压整流滤波电路、全桥开关变换器、PI调节电路、控制系统及输出电路，所述低压整流滤波电路分别连接PI调节电路和全桥开关变换器，控制系统连接全桥开关变换器，全桥开关变换器连接输出电路；在控制系统内设置有欠压锁定电路、电流比较器电路及控制模块，所述控制模块分别与欠压锁定电路、电流比较器电路及全桥开关变换器相连接。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述控制模块内设置有集成芯片UI、输出延迟控制电路及振荡电路，所述欠压锁定电路、误差放大器电路、电流比较器电路皆与集成芯片UI相连接，集成芯片UI与输出延迟电路、振荡电路及全桥开关变换器相连接；所述输出延迟控制电路包括电位器W2、电位器W3、电容C21和电容C22，电位器W2和电容C21并联，且集成芯片UI的SETA-B脚通过相互并联的电位器W2和电容C21接地；电位器W3和电容C22并联，且集成芯片UI的SETC-D脚通过相互并联的电位器W3和电容C22接地；所述振荡电路包括电位器W1、电容C19及电容C20，集成芯片UI的RT脚通过相互并联的电位器W1和电容C19接地，且集成芯片UI的CT脚通过电容C20接地，集成芯片UI的CT脚和RAMP脚共接；集成芯片UI的OUTA脚、OUTB脚、OUTC脚、OUTD脚皆与全桥开关变换器相连接。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述全桥开关变换器包括第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂，第一超前桥臂连接第二超前桥臂，第二超前桥臂连接第二之后桥臂，第二之后桥臂连接第一之后桥臂，第一滞后桥臂连接第一超前桥臂，集成芯片UI的OUTA脚、OUTB脚、OUTC脚、OUTD脚分别与第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂相连接。集成芯片UI的OUTA脚连接第一超前桥臂，集成芯片UI的OUTB脚连接第一滞后桥臂，集成芯片UI的OUTC脚连接第二超前桥臂，集成芯片UI的OUTD脚连接第二滞后桥臂。

进一步的为更好地实现本实用新型，特别采用下述设置结构：在所述第一超前桥臂内设置有开关管S1，在开关管S1的源极和漏极之间并联有电容C1，且开关管S1的栅极连接集成芯片UI的OUTA脚；在所述第二超前桥臂内设置有开关管S3，在开关管S3的源极和漏极之间并联有电容C3，且开关管S3的栅极连接集成芯片UI的OUTC脚；在所述第二滞后桥臂内设置有开关管S4，在开关管S4的源极和漏极之间并联有电容C4，且开关管S4的栅极连接集成芯片UI的OUTD脚；在所述第一滞后桥臂内设置有开关管S2，在开关管S2的源极和漏极之间并联有电容C2，且开关管S2的栅极连接集成芯片UI的OUTB脚；所述开关管S1的漏极和开关管S2的漏极相连接且连接在低压整流滤波电路上，所述开关管S3的源极和开关管S4的源极相连接且连接在低压整流滤波电路上，开关管S1的源极与开关管S3的漏极共接且连接在输出电路上，开关管S2的源极和开关管S4的漏极共接且连接在输出电路上。优选的，所述开关管S1、开关管S1、开关管S3及开关管S4皆采用IXFK150N15

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述低压整流滤波电路包括共模电感L1，相互并联的电容C5和电容C6，共模电感L1的输入侧通过电流互感器连接PI调节电路，并联后的电容C5和电容C6的一端连接开关管S1的漏极和开关管S2的漏极，并联后的电容C5和电容C6的另一端连接开关管S3的源极和开关管S4的源极。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述欠压锁定电路包括电容C10、电容C11、电容C12、电容C9及电容C13，电容C10、电容C11、电容C12相互并联且连接在+12V电源与地之间，集成芯片UI的VREF脚通过电容C9接地，+12V电源与集成芯片UI的UVSEL脚相连接，+12V电源通过电容C13连接集成芯片UI的PWRGND脚且接地。所述集成芯片UI的UVSEL脚、VC脚及VIN脚亦可共接。

进一步的为更好地实现本实用新型，特别采用下述设置结构：在所述PI调节电路内设置有运放芯片U1、电阻R1、电阻R2、运放芯片U2、第一RC串联电路、第二RC串联电路及电阻R10，所述运放芯片U1的输出端通过电阻R1与运放芯片U2的反相输入端相连接，且电阻R2亦连接在运放芯片U2的反相输入端上，运放芯片U1的反相输入端和输出端相连接；运放芯片U2的同相输入端接地，运放芯片U2的反相输入端与输出端之间连接第一RC串联电路，运

————放芯片U2的输出端通过电阻R10连接集成芯片UI的EA端，且集成芯片UI的EA端通过第二RC串联电路连接集成芯片UI的COMP脚；所述第一RC串联电路包括相互串联的电阻R7和电容C14，且电容C14的非共接端连接运放芯片U2的输出端，电阻R7的非共接端连接运放芯片U2的反相输入端；所述第二RC串联电路包括相互串联的电阻R11和电容C16，且电容C16的非共接端连接集成芯片UI的COMP脚；在运放芯片U2的输出端上还连接有供电电路，且供电电路包括相互串联的电阻R9和电容C15，电阻R9和电容C15的共接端连接运放芯片U2的输出电路，且电阻R9的非共接端连接电源VCC，电容C15的非共接端接地。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述电流比较器电路内设置有第一比较电路、第二比较电路、电阻R8、电容C17、电阻R12及电容C18，第一比较电路和第二比较电路皆通过电阻R8连接集成芯片UI的CS脚，电容C17和电阻R12并联在集成芯片UI的CS脚和GND脚之间，集成芯片UI的SS脚通过电容C18连接集成芯片UI的GND脚且接地；所述第一比较电路包括运放芯片U3、电阻R4、运放芯片U4、电阻R3及二极管D9，所述第二比较电路包括运放芯片U5、电阻R5、运放芯片U6、电阻R6及二极管D10，运放芯片U3的输出端通过电阻R4连接运放芯片U4的反相输入端，运放芯片U3的反相输入端和输出端共接，电阻R3并联在运放芯片U4的反相输入端和输出端之间，运放芯片U4的输出端通过二极管D9连接电阻R8的输入侧；运放芯片U5的输出端通过电阻R5与运放芯片U6的反相输入端相连接，运放芯片U5的反相输入端和输出端共接，电阻R6并联在运放芯片U6的反相输入端和输出端之间，运放芯片U6的输出端通过二极管D10连接电阻R8的输入侧。优选的，运放芯片U1、运放芯片U2、运放芯片U3、运放芯片U4、运放芯片U5、运放芯片U6采用两片四运放芯片构建，进一步的四运放芯片采用LM324。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述输出电路包括变压器T、电容C7、二极管D5、二极管D6、二极管D7、二极管D8、二极管D11、二极管D12、二极管D13、二极管D14、电容C8、电容C9、电感L2及DC/DC变换器，变压器T初级端的第一端连接开关管S2的源极，变压器T初级端的第二端通过电容C7连接开关管S1的源极；二极管D5、二极管D7、二极管D13及二极管D11顺次连接，二极管D6、二极管D8、二极管D14及二极管D12顺次连接，二极管D5的非共接端连接二极管D6的非共接端，二极管D11的非共接端连接二极管D12的非共接端，二极管D5与二极管D7相连接端连接变压器T的第一次级端的第一端，变压器T第一次级端的第二端连接二极管D6与二极管D8相连接的端；二极管D13与二极管D11相连接端连接变压器T的第二次级端的第一端，变压器T第二次级端的第二端连接二极管D14与二极管D12相连接的端；电容C8、电感L2和电容C9顺次连接构成π型LC滤波器，且二极管D5与二极管D6相连接端与电容C8和电感L2相连接端相互连接，二极管D11与二极管D12相连接端与电容C8和电容C9相连接端相互连接，且电容C9作为π型LC滤波器的输出端与DC/DC变换器相连接。优选的所述二极管D5、二极管D6、二极管D7、二极管D8、二极管D11、二极管D12、二极管D13、二极管D14采用快速恢复二极管DSE130-12，所述电容C7作为隔直电容优选采用470μF电容，共模电感L1优选采用3mH电感。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述集成芯片UI采用PWM控制器UC3879。

本实用新型与现有技术相比，具有以下优点及有益效果：

本实用新型用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点。

本实用新型具有开关频率恒定，可以为待控制电路的开关管实现零电压开关，从而达到减小开关损耗提高开关频率的效果。

本实用新型能够实现欠压锁定、过流保护功能。

本实用新型利用高频变压器的原边漏感、功率MOSFET并联外接的电容实现零电压开关,该方案简单、高效、易实现。

本实用新型具有性能优良、效率高、功率密度大等特点。

本实用新型开关管实现了零电压开关,减少了器件的开关损耗，且效率达到了93％,同时整个电路的功率密度也得到增加。

附图说明

图1为本实用新型电路图。

图2为本实用新型所述控制系统电路图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

带保护控制功能的DC/DC变换电路，用于实现功率变换，并采用移相控制模式进行待控制电路的触发控制，具有拓扑结构简洁，控制方式简单、变换效率高、易实现等特点，如图1、图2所示，特别采用下述设置结构：设置有低压整流滤波电路、全桥开关变换器、PI调节电路、控制系统及输出电路，所述低压整流滤波电路分别连接PI调节电路和全桥开关变换器，控制系统连接全桥开关变换器，全桥开关变换器连接输出电路；在控制系统内设置有欠压锁定电路、电流比较器电路及控制模块，所述控制模块分别与欠压锁定电路、电流比较器电路及全桥开关变换器相连接。

实施例2：

本实施例是在上述实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述控制模块内设置有集成芯片UI、输出延迟控制电路及振荡电路，所述欠压锁定电路、误差放大器电路、电流比较器电路皆与集成芯片UI相连接，集成芯片UI与输出延迟电路、振荡电路及全桥开关变换器相连接；所述输出延迟控制电路包括电位器W2、电位器W3、电容C21和电容C22，电位器W2和电容C21并联，且集成芯片UI的SETA-B脚通过相互并联的电位器W2和电容C21接地；电位器W3和电容C22并联，且集成芯片UI的SETC-D脚通过相互并联的电位器W3和电容C22接地；所述振荡电路包括电位器W1、电容C19及电容C20，集成芯片UI的RT脚通过相互并联的电位器W1和电容C19接地，且集成芯片UI的CT脚通过电容C20接地，集成芯片UI的CT脚和RAMP脚共接；集成芯片UI的OUTA脚、OUTB脚、OUTC脚、OUTD脚皆与全桥开关变换器相连接。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述全桥开关变换器包括第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂，第一超前桥臂连接第二超前桥臂，第二超前桥臂连接第二之后桥臂，第二之后桥臂连接第一之后桥臂，第一滞后桥臂连接第一超前桥臂，集成芯片UI的OUTA脚、OUTB脚、OUTC脚、OUTD脚分别与第一超前桥臂、第二超前桥臂、第一滞后桥臂和第二滞后桥臂相连接。集成芯片UI的OUTA脚连接第一超前桥臂，集成芯片UI的OUTB脚连接第一滞后桥臂，集成芯片UI的OUTC脚连接第二超前桥臂，集成芯片UI的OUTD脚连接第二滞后桥臂。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：在所述第一超前桥臂内设置有开关管S1，在开关管S1的源极和漏极之间并联有电容C1，且开关管S1的栅极连接集成芯片UI的OUTA脚；在所述第二超前桥臂内设置有开关管S3，在开关管S3的源极和漏极之间并联有电容C3，且开关管S3的栅极连接集成芯片UI的OUTC脚；在所述第二滞后桥臂内设置有开关管S4，在开关管S4的源极和漏极之间并联有电容C4，且开关管S4的栅极连接集成芯片UI的OUTD脚；在所述第一滞后桥臂内设置有开关管S2，在开关管S2的源极和漏极之间并联有电容C2，且开关管S2的栅极连接集成芯片UI的OUTB脚；所述开关管S1的漏极和开关管S2的漏极相连接且连接在低压整流滤波电路上，所述开关管S3的源极和开关管S4的源极相连接且连接在低压整流滤波电路上，开关管S1的源极与开关管S3的漏极共接且连接在输出电路上，开关管S2的源极和开关管S4的漏极共接且连接在输出电路上。优选的，所述开关管S1、开关管S1、开关管S3及开关管S4皆采用IXFK150N15

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述低压整流滤波电路包括共模电感L1，相互并联的电容C5和电容C6，共模电感L1的输入侧通过电流互感器连接PI调节电路，并联后的电容C5和电容C6的一端连接开关管S1的漏极和开关管S2的漏极，并联后的电容C5和电容C6的另一端连接开关管S3的源极和开关管S4的源极。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述欠压锁定电路包括电容C10、电容C11、电容C12、电容C9及电容C13，电容C10、电容C11、电容C12相互并联且连接在+12V电源与地之间，集成芯片UI的VREF脚通过电容C9接地，+12V电源与集成芯片UI的UVSEL脚相连接，+12V电源通过电容C13连接集成芯片UI的PWRGND脚且接地。所述集成芯片UI的UVSEL脚、VC脚及VIN脚亦可共接。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：在所述PI调节电路内设置有运放芯片U1、电阻R1、电阻R2、运放芯片U2、第一RC串联电路、第二RC串联电路及电阻R10，所述运放芯片U1的输出端通过电阻R1与运放芯片U2的反相输入端相连接，且电阻R2亦连接在运放芯片U2的反相输入端上，运放芯片U1的反相输入端和输出端相连接；运放芯片U2的同相输入端接地，运放芯片U2的反相输入端与输出端之间连接第一RC串联电路，运放芯

————片U2的输出端通过电阻R10连接集成芯片UI的EA端，且集成芯片UI的EA端通过第二RC串联电路连接集成芯片UI的COMP脚；所述第一RC串联电路包括相互串联的电阻R7和电容C14，且电容C14的非共接端连接运放芯片U2的输出端，电阻R7的非共接端连接运放芯片U2的反相输入端；所述第二RC串联电路包括相互串联的电阻R11和电容C16，且电容C16的非共接端连接集成芯片UI的COMP脚；在运放芯片U2的输出端上还连接有供电电路，且供电电路包括相互串联的电阻R9和电容C15，电阻R9和电容C15的共接端连接运放芯片U2的输出电路，且电阻R9的非共接端连接电源VCC(优选采用+12V)，电容C15的非共接端接地。

实施例8：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述电流比较器电路内设置有第一比较电路、第二比较电路、电阻R8、电容C17、电阻R12及电容C18，第一比较电路和第二比较电路皆通过电阻R8连接集成芯片UI的CS脚，电容C17和电阻R12并联在集成芯片UI的CS脚和GND脚之间，集成芯片UI的SS脚通过电容C18连接集成芯片UI的GND脚且接地；所述第一比较电路包括运放芯片U3、电阻R4、运放芯片U4、电阻R3及二极管D9，所述第二比较电路包括运放芯片U5、电阻R5、运放芯片U6、电阻R6及二极管D10，运放芯片U3的输出端通过电阻R4连接运放芯片U4的反相输入端，运放芯片U3的反相输入端和输出端共接，电阻R3并联在运放芯片U4的反相输入端和输出端之间，运放芯片U4的输出端通过二极管D9连接电阻R8的输入侧；运放芯片U5的输出端通过电阻R5与运放芯片U6的反相输入端相连接，运放芯片U5的反相输入端和输出端共接，电阻R6并联在运放芯片U6的反相输入端和输出端之间，运放芯片U6的输出端通过二极管D10连接电阻R8的输入侧。优选的，运放芯片U1、运放芯片U2、运放芯片U3、运放芯片U4、运放芯片U5、运放芯片U6采用两片四运放芯片构建，进一步的四运放芯片采用LM324。

在设置时，优选的，运放芯片U3的同相输入端接入实测的电压值，运放芯片U5的反相输入端接入实测的电流值，在运放芯片U4的同相输入端接入基准电压值，在运放芯片U6的同相输入端接入基准电流值，实测值和基准值在两块运放芯片(U4、U6)内进行比较，二极管D9和二极管D10的负极与电阻R8连接。

实施例9：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述输出电路包括变压器T、电容C7、二极管D5、二极管D6、二极管D7、二极管D8、二极管D11、二极管D12、二极管D13、二极管D14、电容C8、电容C9、电感L2及DC/DC变换器，变压器T初级端的第一端连接开关管S2的源极，变压器T初级端的第二端通过电容C7连接开关管S1的源极；二极管D5、二极管D7、二极管D13及二极管D11顺次连接，二极管D6、二极管D8、二极管D14及二极管D12顺次连接，二极管D5的非共接端连接二极管D6的非共接端，二极管D11的非共接端连接二极管D12的非共接端，二极管D5与二极管D7相连接端连接变压器T的第一次级端的第一端，变压器T第一次级端的第二端连接二极管D6与二极管D8相连接的端；二极管D13与二极管D11相连接端连接变压器T的第二次级端的第一端，变压器T第二次级端的第二端连接二极管D14与二极管D12相连接的端；电容C8、电感L2和电容C9顺次连接构成π型LC滤波器，且二极管D5与二极管D6相连接端与电容C8和电感L2相连接端相互连接，二极管D11与二极管D12相连接端与电容C8和电容C9相连接端相互连接，且电容C9作为π型LC滤波器的输出端与DC/DC变换器相连接。优选的所述二极管D5、二极管D6、二极管D7、二极管D8、二极管D11、二极管D12、二极管D13、二极管D14采用快速恢复二极管DSE130-12，所述电容C7作为隔直电容优选采用470μF电容，共模电感L1优选采用3mH电感。

实施例10：

本实施例是在上述任一实施例的基础上进一步优化，如图1、图2所示，进一步的为更好地实现本实用新型，特别采用下述设置结构：所述集成芯片UI采用PWM控制器UC3879。

本实用新型的具体原理为：

功率开关管(开关管)S1～S4及内部集成的二极管(D1-D4)组成全桥开关变换器,S1及S3组成超前桥臂,S2及S4组成滞后桥臂,S1～S4在寄生电容、外接电容C1～C4和变压器(T)漏感的作用频率谐振,实现零电压开关。电容C7为隔直电容,可有效地防止高频变压器(变压器T)的直流偏磁。低压直流侧滤波电容为C5、C6，L1为共模电感。

实时检测的输入侧电流值同指令电流值在PI调节电路内比较,得到的误差信号由控制系统实时生成全桥开关变换器的触发脉冲；在具体应用时，控制系统实行恒流控制。

本实用新型的控制系统采用移相控制方式实现零电压开关。在设计时，每个桥臂的两个开关管成180°互补导通(同一桥臂两开关管有一死区时间),两个桥臂的触发角相差一个相位,即移相角,通过调节移相角可以调节输出电压。开关管关断时变压器T的原边电流给关断开关管的并联电容充电,同时,同一桥臂即将开通的开关管的并联电容放电；当关断开关管的并联电容电压充电到输入直流电压时,即将开通的开关管集成的反并联二极管自然导通,这时该开关管实现零电压开通。开关管关断时,由于并联电容的存在该开关管实现零申压关断。

在设计时，控制系统的主控芯片(UI)采用移相控制器UC3879是UC3875的改进型,该集成电路提供了全部必要的控制、解码、保护及驱动功能,可独立编程控制时间的延迟,在每只输出级开关管导通前提供死区时间,为每个谐振开关区间里实现ZVS留有余地,总的输出开关频率可达300kHz,保护功能包含欠压锁定、过流保护,它适用于电压型控制或峰值电流型控制。欠压锁定电平根据UVSEL端状态选定,优选的设置有两个预定义的阈值：若UVSEL端浮动,则芯片UI在电源电压超过15.25V启动；若UVSEL端接VIN端,则在10.75V时启动。端为误差放大器反向输入端,该端同COMP端之间接R、C补偿元件(电阻R11和电容C16)。CS端是电流比较器的同相输入端,其反相端在芯片的内部优选设置成2.0V和2.5V；当该输入脚超过2.0V时,误差放大器输出电压将超过RAMP端的电压,移相角将限制在一个基本的值上,当该输入脚超过2.5V时,输出端关断。如果该输入脚超过2.5V的直流电压,输出端无效并且保持低电平,故使用该脚作为电压、电流保护的输入端。UI输出控制信号至开关管的栅极上。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。