使用耦接电感器的降压转换器的固定断路时间控制的制作方法

本文所述的实施方案涉及集成电路，并且更具体地涉及用于生成稳定电源电压的技术。

背景技术：

各种电子设备如今成为消费者的日用品。具体地，移动设备已变得无所不在。移动设备可包括移动电话、个人数字助理(pda)、将电话功能与其它计算功能诸如不同pda功能和/或一般应用程序支持组合的智能电话、平板电脑、膝上型计算机、网络呼应、智能手表、可穿戴电子设备等。

此类移动设备可包括多个集成电路，每个集成电路执行不同的任务。在一些情况下，执行不同任务的电路可被集成到形成片上系统(soc)的单个集成电路中。在soc内的不同功能单元可在不同的电源电压电平下操作。在一些设计中，电源或调节器电路可包括在soc内或外部，以生成用于soc中所包括的无数功能单元的不同电压电平。

调节器电路可包括一个或多个反应性电路部件。例如，各个调节器子组件可采用电感器或电容器的组合。反应性电路部件可与调节器电路一起制造在集成电路上，或者它们可作为离散部件包括在半导体封装或电路板中。

技术实现要素：

本发明公开了一种包括集成电路芯片和去耦接单元的系统的各种实施方案。广义地讲，设想了一种系统，其中第一电感器耦接到电路块的电源节点，并且第二电感器耦接到电源节点并且电感耦接到第一电感器。第一相位单元可被配置为使用电源节点的基准电压和电压电平生成需求电流，并且比较需求电流与通过第一电感器提供至电源节点的电流。第一相位单元可被进一步配置为响应于确定提供至电源节点的电流大于需求电流来通过第一电感器使电源节点放电第一时间段。另外，第一相位单元可响应于确定第一时间段已结束来通过第一电感器使该电源节点充电。第二相位单元可被配置为自第一相位单元开始通过第一电感器使电源节点充电之后，响应于确定第三时间段已结束来通过第二电感器使电源节点放电第二时间段并通过第二电感器使该电源节点充电。

在一个实施方案中，第一相位单元可包括耦接到第一电感器的第一驱动器电路。第一相位单元可被进一步配置为在通过第一电感器使电源节点充电时确定在第一驱动器电路的第一输出末端处的第一平均电压。

在另一个实施方案中，第二相位单元可包括耦接到第二电感器的第二驱动器电路。第二相位单元可被进一步配置为在通过第二电感器使电源节点充电时确定在第二驱动器电路的第二输出末端处的第二平均电压。

附图说明

下面的详细描述参照附图，现在对这些附图进行简要说明。

图1示出了计算系统的一个实施方案。

图2示出了调节器单元的一个实施方案。

图3示出了调节器单元的相位单元的一个实施方案。

图4示出了调节器单元的相位单元的另一个实施方案。

图5示出了滤波器电路的一个实施方案。

图6示出了与操作调节器单元的一个实施方案相关联的示例波形。

图7示出了流程图，该流程图示出一种用于操作调节器单元的方法的一个实施方案。

尽管本公开容易作出各种修改形式和替代形式，但附图中以举例的方式示出并将在本文中详细描述其具体实施方案。然而，应当理解，附图及具体实施方式并非旨在将本公开限制于例示的特定形式，而正相反，其目的在于覆盖落在由所附权利要求书限定的本公开的实质和范围内的所有修改形式、等同形式和替代形式。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本专利申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用字词“可”。类似地，字词“包括”意味着包括但不限于。

各种单元、电路或其他部件可被描述为“被配置为”实行一个或多个任务。在此类上下文中，“被配置为”是一般意味着“具有”在操作期间实行一个或多个任务的“电路”的结构的宽泛表述。如此，即使在单元/电路/部件当前未接通时，单元/电路/部件也可被配置为实行任务。通常，形成与“被配置为”对应的结构的电路可包括硬件电路。类似地，为了描述中方便，可将各种单元/电路/部件描述为实行一个或多个任务。此类描述应当被解释为包括短语“被配置为”。表述被配置为执行一项或多项任务的单元/电路/部件明确地旨在对该单元/电路/部件不援引对35u.s.c.§112第f段的解释。更一般地，对任何元件的表述都明确旨在不调用35u.s.c.§112第f段针对该元件的解释，除非特别表述了“用于…的装置”或“用于…的步骤”的语言。

具体实施方式

计算系统可包括多个功能单元或电路块。这些电路块可以一起安装在共同的集成电路封装或电路板中。一些计算系统可包括单个集成电路上的多个电路块，通常被称为“片上系统”或者“soc”。计算系统内的每个电路块可在不同的电压电平下操作，该电压电平可不同于计算系统的主电源的电压电平。为了生成所期望的电压电平，可采用一个或多个调节器单元。

在一些计算系统中，使用dc-dc开关调节器来生成所期望的电压电平。开关调节器快速切换一系列设备，例如晶体管，开启和关闭，以便通过电感器向负载传输电荷或从负载传输电荷(通常分别称为“充电循环”和“放电循环”)。该负载可以包括上述电路块中的一个或多个。通过调节持续时间，开启并关闭单独设备，可将负载处的电压电平保持在期望值的预定范围内。

为了控制设备开启和关闭的方式以便保持在负载处的期望值的电压电平，调节器采用不同的控制方法。例如，在电流模式控制方法中，可能需要倾斜补偿来保持电流环路的稳定性。与执行倾斜补偿相关的电路増加面积、功率消耗和电路复杂度。

在采用多个耦接电感器的情况下，斜率补偿电路可能甚至变得更加复杂。在附图中示出和下文中描述的实施方案可提供用于使用在调节器单元中具有固定断路时间控制机构的多个耦接电感器同时限制对设计复杂度、面积和功率消耗的影响的技术。

在图1中示出了包括多个设备或功能单元的计算系统的框图。在所示实施方案中，计算系统100包括调节器单元101和电路块102a和102b。调节器单元101耦接到电源105和稳定电源103。电路块102a和102b也耦接到稳定电源103。另外，电路块102a通过通信总线104耦接到电路块102b。

如下文更详细地描述，在各种实施方案中，调节器单元101可被配置为使用电源105生成稳定电源103。稳定电源103的电压电平可以根据电路块102a和102b的需要而小于、等于、或大于电源105的电压电平。虽然在图1所示的实施方案中仅示出了单个稳定电源，但在其它实施方案中，可采用多个稳定电源。在此类情况下，不同的设备可耦接不同的稳定电源。或者，单个设备可耦接到多个稳定电源。

在所示实施方案中，电路块102a或102b中的任一者可包括处理器、处理器复合体或存储器。在一些实施方案中，电路块102a和102b可包括输入/输出(i/o)电路或模拟/混合信号电路。在各种实施方案中，计算系统100可被配置为用于台式计算机、服务器或移动或可穿戴计算应用程序中。需注意，虽然图1仅示出了两个电路块，但在其它实施方案中，可以采用任何合适数量的电路块。也可以采用另外的通信总线来连接各种设备。

如本文所用和所述的，在各实施方案中，处理器或具有一个或多个处理器或处理器内核的处理器复合体可以代表执行计算操作的通用处理器。例如，处理器可为中央处理单元(cpu)诸如微处理器、微控制器、专用集成电路(asic)或现场可编程门阵列(fpga)。

在本公开中，存储器可以描述任何合适类型的存储器，例如诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)、只读存储器(rom)、电可擦可编程只读存储器(eeprom)、或非易失性存储器。

模拟/混合信号电路可包括多种电路，包括例如晶体振荡器、相锁回路(pll)、模数转换器(adc)、以及模数转换器(全部均未示出)。在其它实施方案中，设备102a或102b中的一个中包括的模拟/混合信号电路可包括可被配置用于与无线网络一起运行的射频(rf)电路。

如本文所用，i/o电路可被配置为协调计算系统100与一个或多个外围设备之间的数据传输。此类外围设备可包括但不限于存储设备(例如，基于磁带或光学媒体的存储设备，包括硬盘驱动器、磁带驱动器、cd驱动器、dvd驱动器等)、音频处理子系统或任何其它合适类型的外围设备。在一些实施方案中，i/o电路可被配置为实现通用串行总线(usb)协议、ieee1394协议、或以太网(ieee802.3)网络标准诸如千兆以太网或10千兆以太网的版本。

在一些实施方案中，每个上述电路块可以包括多个电路，其中每个电路可包括多个设备，诸如例如通过多个导线连接的在多个导电层上制造的金属氧化物半导体场效应晶体管(mosfet)。导电层可与绝缘层例如二氧化硅交替。每个电路还可包含在导电层上制造的布线，其被指定用于电源网络(或节点)或接地供电网络(或节点)。

在各种实施方案中，调节器单元101和电路块102a和102b中的每一个可连同调节单元101和电路块102a和102b的许多相同拷贝一起制造在硅晶片(或简单地“晶片”)上，其各自可被称为“芯片”或“裸片”。在制造期间，可并行执行各个制造步骤。一旦完成了制造过程，就可通过切割或切片穿过每个芯片之间的未使用区域来从晶片移除单独的芯片。

在其它实施方案中，调节器单元101可在单独的芯片上制造，而不是在电路块102a和102b上。在此类情况下，调节器单元101和电路块102a和102b可一起耦接在半导体封装件内部。或者，调节器单元101和电路块102a和102b可安装在公共电路板或其它合适的基板上。在此类情况下，稳定电源103和通信总线104的布线可包括制造成封装件或电路板的多个金属层。

现在转向图2，示出了调节器单元的一个实施方案。在各种实施方案中，调节器单元200可对应于如图1所示的调节器单元101。在所示实施方案中，调节器单元200包括相位单元201a-b、基准信号发生器205、滤波器210a-b和电感器211a-b。

相位单元201a和201b中的每一个可被配置为通过分别经过电感器211a和211b提供至稳定电源或从稳定电源204吸收电流来使稳定电源204充电或放电。如下文结合图3和图4更详细描述的，相位单元201a-d的每个相位单元可不同地操作。

在所示实施方案中，相位-0单元201a可以响应于确定提供至稳定电源204的电流大于由耦接到稳定电源204的负载电路所需求的电流而开始放电循环(也称为“关闭循环”)。相位-0单元201a然后可通过电感器211a吸收电流(即，使稳定电源204放电)预定的时间段。此时间段通常称为“固定断路时间”。由于相位-0单元201a开始基于电流测量值来使稳定电源204放电，它可以被称为“主相位单元”。

然而，相位-1单元201b响应于由相位-0单元201a进行的放电来通过经过电感器204吸收电流开始稳定电源211b的放电。相位-1单元201b开始充电和放电在预定延迟之后跟踪相位-0单元201a的充电和放电。由于相位-1单元201b的操作跟踪相位-0单元201a的操作，所以相位-1单元201b可称为“从属相位单元”。

如下文结合图3和图4更详细描述的，相位-0单元201a和相位-0单元201b各自包括驱动器电路，其被配置为通过电感器211a和211b中相应的一个将电流提供至稳定电源204或从该稳定电源204吸收电流。由于片上变化或其它制造效应，由两个不同相位单元提供的dc电流可能是不同的。

为了补偿两个dc电流之间的偏离，可以调节相位-1单元201b跟踪相位-0单元201a的延迟。基于两相位单元的输出下的平均电压的比较来进行调节。为了生成平均电压，滤波器210a和210b分别耦接到相位-0单元201a和相位-1单元201b的驱动器电路的输出末端。如下文结合图5所述的，滤波器210a和210b各自被配置为执行低通滤波器功能，以分别生成滤波器信号208和209。滤波器信号208和209耦接到相位-1单元201b，以允许调节两个相位单元之间的延迟。

电感器211a耦接在相位-0单元201a的输出末端与稳定电源204之间。以类似方式，电感器211b耦接在相位-1单元201b的输出末端与稳定电源204之间。电感器211a和211b也彼此电感耦接。耦接的量由耦接系数212来指定。在各种实施方案中，可基于两个电感器之间的物理接近度来确定电感器211a和211b之间耦接的量。在一些情况下，可在两个电感器之间沉积额外材料以増强两个电感器之间的电感耦接。

电感器211a和211b可与调节器单元200的其余电路块一起包括在集成电路中。在其它实施方案中，电感器211a和211b可制造在单独的集成电路芯片上，然后可在封装组件过程期间将该单独的集成电路芯片耦接到包括调节器单元200的集成电路芯片。

基准信号发生器205可被配置为生成用于基准电压207的预定电压电平(本文中也称为“基准电压电平”)。在各种实施方案中，基准电压电平可在完成制造过程时为可调节。另选地或除此之外，基准电压电平在操作期间响应于计算系统的操作模式的变化或响应于包括在计算系统中的处理器执行一个或多个软件指令而通过一个或多个寄存器(未示出)的编程来可调节。

在各种实施方案中，基准信号发生器205可包括用于生成温度和/或电源独立的基准电压的带间隙基准电路或其它合适的基准电路。基准信号发生器205还可包括将初始生成的电压电平调节至期望电平所需要的一个或多个电流镜、放大器或其它合适的模拟电路。

需注意，图2所示的实施方案仅仅为示例。在其他实施方案中，也可能使用并设想了不同的功能单元和不同的功能单元布置。

图3中示出了相位-0单元201a的一个实施方案。在所示实施方案中，相位-0单元201a包括跨导放大器301、比较器320、脉冲发生器316、延迟电路302、闩锁303、驱动器电路313、前置驱动器318和电流传感器306。

跨导放大器301可被配置为将基准电压207与稳定电源204之间的差值转换为在节点314中流动的i需求电流。一般来讲，i需求电流的值可与基准电压207和稳定电源204之间的差值成比例。在一些实施方案中，跨导放大器301被操作而无负反馈，即可以“开放式环路”操作。

比较器320可被配置为基于i需求电流与在节点315中流动的i感测电流之间的差值而在节点309上生成输出信号。在各种实施方案中，节点309上的信号的电压电平可与两个上述电流值之间的差值成比例。在其它实施方案中，比较器320可以生成数字信号，该数字信号的逻辑低电平对应于接地电位并且其高逻辑高电平对应于足以实现n通道金属氧化物场效应晶体管(mosfet)的电压电平。

在一些实施方案中，脉冲发生器316可被配置为基于节点309上的信号的电压电平来生成复位317上的脉冲。在各种实施方案中，脉冲发生器可包括延迟电路以及被布置用于从节点309上的信号的上升或下降边缘中的一者或另一者生成脉冲的逻辑门电路。

在各种实施方案中，闩锁电路303可对应于复位置位(rs)闩锁的特定实施方案，并且可根据不同设计样式中的一种进行设计，该设计样式包括但不限于静态和动态实现方式。在所示实施方案中，响应于在置位307上出现的特定脉冲的断言，可将闩锁303(表示为q-bar)的互补输出设定为低逻辑值。闩锁303可以响应于复位317的断言被复位，即输出q-bar设定为高逻辑电平。

延迟电路302被配置为延迟复位317以便产生置位307。在各种实施方案中，延迟电路302可包括多个延迟线，复位317通过该延迟线发送。所采用的延迟线的选择可在操作期间或在初始化例程期间可配置用于相位-0单元201a。在其它实施方案中，延迟电路302可包括由控制信号(未示出)的电压电平确定延迟值的模拟延迟电路。

在一些实施方案中，前置驱动器电路318可包括配置为生成分别耦接到晶体管304和305的控制信号319a和319b的电路。响应于节点312上的逻辑电平的变化，前置驱动器318可独立地断言并取消断言控制信号319a和319b。在一些实施方案中，控制信号319a和318b中断言的一个可在断言取消断言的控制信号之前被断言。在各种实施方案中，通过独立地断言和取消断言控制信号319a和319b，可以减小通过驱动器从电源到接地的电流(通常称为“击穿”电流)。

在各种实施方案中，驱动器电路313可包括晶体管304和晶体管305。在一些实施方案中，晶体管304可对应于p-通道mosfet，并且可被配置成响应于控制信号319a上的低逻辑电平将电流提供至输出308，从而使稳定电源204充电。在各种实施方案中，晶体管305可对应于n-通道mosfet，并且可被配置为响应于控制信号319b上的高逻辑电平来从输出308吸收电流，从而使稳定电源204放电。需注意，虽然驱动器电路313描绘为使用mosfet，但在其它实施方案中，可采用任何合适的跨导设备。

电流传感器306被配置为确定从晶体管304流动到输出308的电流。然后通过节点315将所确定的电流作为i感测发送至比较器320。在各种实施方案中，电流传感器306可包括与晶体管304和输出308串联的电阻器。在电阻器上的电压降可用于生成i感测。电流传感器306还可包括一个或多个有源设备(诸如mosfet)以形成电流镜，或除可用于生成i感测之外的任何其它合适的电路。

需注意，图3所示的电容器模型的实施方案仅仅为示例。在其它实施方案中，可以采用不同的电路元件和电路元件的不同配置。

转到图4，示出了相位-1单元201b的一个实施方案。在所示实施方案中，相位-1单元201b包括比较器407、计数器409、延迟电路403、延迟电路404、闩锁411、前置驱动器417和驱动器417。

比较器407可被配置为比较滤波器信号208和209。如下文结合图5所述，滤波器信号208和209通过滤波器电路生成，该滤波器电路对由相位-0单元201a和相位-0单元201b输出的电压变化取平均值。根据两个滤波器信号哪个更大，比较器407可断言或取消断言信号408。在各种实施方案中，比较器407可包括差分放大器或适于比较电压电平的任何其它电路。

使用信号408的逻辑状态，计数器409可递増或递减计数值。当断言节点414上的信号时，计数器409可被递増或递减。在各种实施方案中，计数器409可包括任何合适数量的位，并且可在相位-1单元201b初始化期间复位。尽管未示出，但是在一些实施方案中，特定值可在复位之后被加载到计数器409。

计数器409的输出(信号410)用于控制延迟电路403的值。虽然在图4中示出为单个信号，但在各种实施方案中，信号410可包括任何合适数量的数据位。延迟电路403可包括多个延迟线或生成延迟的其它合适的电路。多个延迟线中的哪个引导复位317的选择可取决于值信号410。在其它实施方案中，信号410的值可用作数模转换器(dac)的输入，该数模转换器生成用于控制模拟延迟线的电压电平，通过该模拟延迟线发送复位317。通过经由延迟电路403调节延迟，可以实现在相位-0单元201a与相位-1单元201b上的dc电流之间的任何差值的补偿。

以与延迟电路403类似的方式，延迟电路404可生成置位413，其为来自相位-0单元201a的置位307的延迟版本。延迟电路403可以包括多个延迟线或模拟延迟线。在各种实施方案中，由延迟电路403生成的延迟量可在操作期间为可调节的。

闩锁411是响应于置位413的断言而置位并且响应于复位412的断言而复位的复位-置位(rs)闩锁。当置位闩锁411时，闩锁411(即q-bar)的互补输出是处于高逻辑电平下，并且当闩锁411复位时，q-bar是处于低逻辑电平。在各种实施方案中，闩锁411可包括逻辑门电路和/或晶体管的任何合适的组合，该组合被配置为实现所期望的功能。

前置驱动器电路415可包括配置为生成分别耦接到晶体管418a和418b的控制信号416a和416b的电路。响应于节点414上的逻辑电平的变化，前置驱动器415可独立地断言并取消断言控制信号416a和416b。在一些实施方案中，控制信号416a和416b中断言的一个可在断言取消断言的控制信号之前被断言。通过独立地断言和取消断言控制信号416a和416b，可以减小通过驱动器417从电源到接地的击穿电流。

驱动器电路417包括晶体管418a和晶体管418b。在一些实施方案中，晶体管418a可对应于p-通道mosfet，并且可被配置成响应于控制信号416a上的低逻辑电平将电流提供至输出419。在各种实施方案中，晶体管418b可对应于n-通道mosfet，并且可被配置为响应于控制信号416b上的高逻辑电平来从输出419吸收电流。需注意，虽然驱动器电路417描绘为使用mosfet，但在其它实施方案中，可采用任何合适的跨导设备。

需注意，图4所示的实施方案仅仅为示例。在其它实施方案中，不同的电路和不同的电路布置可以包括在相位-1单元201b中。

如上所述，两个相位单元的平均电流可用于补偿两个相位单元的dc电流中的任何偏离。为了生成平均电流，可使用滤波器电路。图5中示出了此滤波器电路的一个实施方案。在各种实施方案中，滤波器500可对应于如图2所示的滤波器210a或210b中的任一者。在所示实施方案中，滤波器500包括电阻器503和电容器504。

电阻器503耦接到输入信号501和滤波信号502。在各种实施方案中，输入信号可以对应于相位单元201a或相位单元201b的输出信号，并且滤波器信号502也可对应于滤波器信号208或209中的任一者。电容器504耦接到滤波器信号502和接地节点。

可选择电阻器503和电容器504的值以提供在输入信号501与接地节点之间的特定频率的期望阻抗。期望的阻抗可导致输入信号501中包括的高频分量被缩短到接地节点，从而提供包括在输入信号501中的低频分量，以显示在滤波信号502上。如上文结合图2和图4所述，滤波信号502可用于确定相位单元201a和201b之间的任何电流不匹配。

需注意，图5所示的实施方案仅仅为示例。虽然在图5中示出的实施方案中示出了单个电阻器和电容器，但在其它实施方案中，可以采用不同数量和布置的电阻器和电容器。除此之外或另选地，可使用其它反应性电路元件(例如，电感器)来实现所需的滤波效果。

作为解释相位-0单元201a和相位-1单元201b的操作的辅助，图6中示出了示例性波形。在时间t0处，断言复位317。如上文关于图3描述的，复位317的断言是确定i感测大于i需求的结果。相位-0单元201a将响应于复位317的断言而开始稳定电源204的放电。

由相位-0单元201a继续放电稳定电源204直至时间t1，在此时断言置位307，从而导致相位-0单元201a停止放电并开始使稳定电源204充电。从t0至t1的延迟由延迟电路302的值确定。在各种实施方案中，延迟电路302可以根据一个或多个系统操作参数来调节或可编程。

在时间t2时，响应于复位317的断言来断言复位412。从时间t0到t2的延迟由延迟电路403的值确定。在操作期间，可以调节延迟电路403的值。如上文关于图4描述的，延迟电路403的新值可以基于滤波器信号208和滤波器信号209的比较。此类调节可补偿相位-0单元201a与相位-1单元201b之间的dc电流的偏离。

与在稍后时间触发复位412的断言的复位317的断言一样，置位307的断言在时间t3时触发置位413的断言。时间t1与t3之间的差值由延迟电路404的值确定。在时间t2和t3之间，相位-1单元201b通过电感器211b使稳定电源204放电。一旦断言置位412，则相位-1单元201b停止放电，并且通过电感器211b将电流提供至电源来开始使稳定电源204充电。

需注意，图6所示的波形仅仅为示例。在其它实施方案中，各种信号之间不同的相对定时可为可能的。

转向图7，其示出了描绘用于操作调节器单元的方法的实施方案的流程图。总体参考图2、图3和图4的实施方案以及图7的流程图，该方法始于框701。出于说明的目的，假设相位-0单元201a在该方法开始时为稳定电源204充电。

跨导设备301可以生成i需求(框702)。如上所述，为了生成i需求，跨导设备301可以确定在基准电源201和稳定电源204的电压电平的差值。然后可将电压电平的差值转换为电流。

然后可将i需求与i感测相比较(框703)。i感测可使用电流传感器306来确定。在各种实施方案中，电流传感器306可包括小值电阻器，其电压降被测量以确定i感测315。在其它实施方案中，电流传感器306可包括能够测量在输出电压308中移动的电流的任何合适的电路。

基于i需求与i感测之间的比较结果，相位-0单元201a可启动放电循环(框704)。在各种实施方案中，当i感测大于i需求时，脉冲发生器316可在复位317上产生脉冲，继而使闩锁303复位。一旦闩锁303被复位，信号312可过渡到高逻辑电平，从而启动使输出308放电的设备305。由设备305的启动引起的输出308的电压电平的降低导致通过电感器211a使稳定电源204放电。

在第一时间段结束之后，可停止由相位-0单元201a执行的放电循环(框705)。复位317上的脉冲可通过延迟电路302延迟以生成置位307上的脉冲。可选择由延迟电路302提供的延迟量，使得一旦复位317上的脉冲已完成，则开始置位307上的脉冲。响应于置位307上的脉冲，可置位闩锁303，从而在节点312上产生低逻辑电平。前置驱动电路318可将节点319a-b过渡到低逻辑电平，停用设备305并启动设备304。然后电流可通过设备304从电源流动到输出308，通过电感器211a，恢复稳定电源204的充电。一旦已恢复稳定电源204的充电，则该方法可在框708中结束。

平行于结合框705执行的操作，自开启相位-0放电之后，相位-1单元201b可在第二时间段已结束之后通过电感器204启动稳定电源的放电(框706)。复位317上的脉冲可延迟电路403延迟以生成复位412上的延迟脉冲。如上所述，第二时间段通过由延迟电路403提供的延迟量来确定，该延迟电路可基于滤波器信号208和滤波器信号209之间的比较来调节。响应于复位412上的延迟脉冲，闩锁411复位，使得节点414被设定为高逻辑电平。响应于节点414上的过渡，前置驱动器415可将信号416a和416b过渡到高逻辑电平，从而停用设备418a并启动设备418b。设备418b的启动从输出419将电流吸收至接地，这继而通过电感器211b使稳定电源204放电。

在第三时间段已结束之后，相位-1单元201b可通过电感器211b停止稳定电源204的放电，并且开始通过电感器211b使稳定电源204充电(框707)。复位307可通过延迟电路404延迟以生成置位413。当置位413被断言时，可置位闩锁411，从而导致在节点414上过渡到低逻辑电平。响应于节点414向低逻辑电平的过渡，前置驱动器415可将信号416a和416b过渡到低逻辑电平，停用设备418b并启动设备418a。设备418a的启动将电流提供至输出419，该输出419继而通过电感器211b使稳定电源204充电。随着稳定电源204的充电，该方法在框708中结束。

需注意，图7的流程图中所示的方法的实施方案仅仅为示例。在其他实施方案中，可能使用并设想了不同的操作和不同的次序或操作。

尽管上文已经描述了具体实施方案，但这些实施方案并非要限制本公开的范围，即使仅相对于特定特征描述单个实施方案的情况下也是如此。本公开中提供的特征示例意在进行例示，而非限制，除非做出不同表述。上述说明书意在涵盖此类替代形式、修改形式和等价形式，这对知晓本公开有效效果的本领域技术人员将是显而易见的。

本公开的范围包括本文(明确或暗示)公开的任意特征或特征组合或其任意推广，而无论其是否减轻本文解决的任何或所有问题。因此，在本专利申请(或要求享有其优先权的专利申请)进行期间可针对特征的任何此类组合作出新的权利要求。具体地，参考所附权利要求书，可将从属权利要求的特征与独立权利要求的特征进行组合，并可通过任何适当的方式而不是仅通过所附权利要求书中所列举的特定组合来组合来自相应独立权利要求的特征。