半桥驱动电路、相关的集成电路和系统的制作方法

本申请要求于2018年3月7日所提交的意大利专利申请no.102018000003339的优先权，该申请通过引用并入本文。

本发明一般地涉及电子系统和方法，以及在特定实施例中涉及半桥驱动电路、相关集成电路和系统。

背景技术：

在汽车应用中，直流(dc)或无刷dc(bldc)电机在风扇、泵或致动器应用中的使用与利用bldc电机取代常规dc的趋势非常普遍。在大多数汽车应用中，检测bldc电机和控制电子器件的故障状况是强制的。出于这个原因，控制电子器件应当能够标识可能的故障状况，然后应用应对措施，例如，以便保护系统。通常，所检测到的故障状况被报告给系统控制器，并且可以经由汽车的诊断接口可访问以用于进一步的服务调查。

如例如在意大利专利申请it102016000009376中所公开的，通常通过根据一个或多个相应的脉冲宽度调制(pwm)信号使用一个或多个半桥来驱动电机。

例如，图1示出了通常的半桥布置20，其包括被串联在电源电压vdd与接地gnd之间的两个电子开关sw1和sw2，诸如n沟道功率场效应晶体管(fet)，诸如金属氧化物半导体场效应晶体管(mosfet)。

通常，开关sw1和sw2被交替地闭合，以便将半桥布置20的输出out(即开关sw1与sw2之间的中间点)连接到电压vdd或连接到接地gnd。为此目的，根据被分别地连接(例如，直接连接)到开关sw1和sw2的控制栅极的两个驱动信号drv1和drv2来驱动半桥。具体地，为了正确地驱动控制栅极，通常高侧驱动器2001被用于根据第一控制信号in1为高侧开关sw1来生成驱动信号drv1，以及低侧驱动器2002被用于根据控制信号in2为低侧开关sw2来生成驱动信号drv2。控制信号in2通常对应于信号in1的反相版本(反之亦然)，即，当信号in1为高时信号in2为低，反之亦然。例如，在图1中，使用反相器202，反相器202在输入处接收信号in1并且在输出处提供信号in2。

半桥布置20的输出out可以被用于驱动负载。例如，在图1中，半桥布置20驱动被连接在半桥布置20的输出out与接地gnd之间的电机m1。

相反地，图2示出了一个示例，其中两个半桥布置20a和20b被用于驱动将被连接在第一桥布置20a的输出outa与第二桥布置20b的输出outb之间的线性电机m2，诸如音圈电机。如本领域技术人员所公知的，在这种情况下，也可以通过向半桥布置20a和20b施加适当的控制信号ina和inb来控制电机m2的旋转方向。

最后，图3示出了一个示例，其中三个半桥布置20a、20b和20c被用于驱动将被连接在三个半桥布置20a、20b和20c的输出outa、outb和outc之间的三相电机m3，诸如主轴电机。

如前所述，控制信号可以是pwm信号，即具有固定频率和可变占空比的信号。例如，意大利专利申请it102015000046790公开了一种用于生成可以被用于例如在图2所示的解决方案中生成信号ina和inb的两个pwm信号的解决方案。

在这方面，图4示出了通常的pwm信号，特别是信号in1，其对应于每个切换周期包括持续时间或时段为tpwm的单一脉冲p的脉冲信号，其中脉冲p的接通持续时间ton1可以是变量。

一般地，脉冲p不一定在每个切换周期的开始，但是每个切换周期可以包括在脉冲p之前的初始关断时段toffa和在脉冲p之后的最终关断时段toffb，其中：

tpwm1＝toffa+ton1+toffb(1)

其中关断持续时间toff1为：

toff1＝toffa+toffb(2)

其中每个切换周期的信号in1的占空比d由下式给出：

d＝ton1/tpwm(3)

例如，在大多数高端汽车应用(例如，电动助力转向、电动涡轮增压等)中，智能功率器件(spd)为高侧开关和低侧开关(sw1/sw2)生成驱动信号以便驱动例如三相bldc电机。通常的spd器件是集成电路(ic)stmicroelectronicsl9907，如例如在2017年3月的docid029666rev1中的“l9907-automotivefetdriverfor3phasebldcmotor-datasheet-productiondata”所描述，其通过引用并入本文。

图5示意性地示出了这种ic22的结构。具体地，该ic22能够在相应的输入处接收六个控制信号in1、......、in6，以及在相应的输出处生成六个驱动信号drv1......drv6。

例如，如图6所示，ic22可以被连接到将被配置成生成控制信号in1、......、in6的信号发生器30，诸如微控制器。因此，ic22包括被配置成为三个高侧开关sw1、sw3和sw5生成相应的驱动信号drv1、drv3和drv5的三个高侧驱动器2001、2003和2005以及被配置成为三个低侧开关sw2、sw4和sw6生成相应的驱动信号drv2、drv4和drv6的三个低侧驱动器2002、2004和2006。

通常，这种spd器件22还包括被配置成根据电源(诸如电池电压vbat)为半桥生成电源电压vdd的电子转换器204。

此外，ic22通常包括被布置为测量电机相电流的差分放大器206。具体地，l9907ic包括被布置为通过测量流过两个电机相的电流来生成两个测量信号cs1和cs2的两个差分放大器2061和2062，例如通过使用与相应的电机相串联连接的相应的分流电阻器rs1和rs2。例如，如图6所示，然后测量信号cs1和cs2可以被提供给电路30，电路30可以经由基尔霍夫定律(kirchhoff’slaw)计算第三电机相的电流。具体地，电路30可以为ic22的输入生成六个pwm信号in1、......、in6，以及在ic22的输出处同步地监测两个测量信号cs1、cs2。

因此，在图6所示的解决方案中，信号发生器30为每个半桥生成用于高侧开关和低侧开关的两个单独的控制信号，例如信号in1和in2，而图1所示的解决方案使用单一信号in1和反相器202以便生成互补信号in2。具体地，如图4所示，以这种方式，信号发生器20可以生成具有通常对应于切换时段tpwm的给定切换周期的控制信号in2。然而，信号in2的接通时段ton2可能不直接地对应于信号in1的关断时段toff1(如图1所示)，但是信号发生器30可能引入延迟，即：

在低侧控制信号in2变为低的时刻与高侧控制信号in1变为高的时刻之间的延迟tondt；以及

在高侧控制信号in1变为低的时刻与低侧控制信号in2变为高的时刻之间的延迟toffdt。

因此，信号发生器30通常被配置成生成控制信号in2，其中：

ton2＝toff1-tondt-toffdt(4)

toff2＝ton1+tondt+toffdt(5)

例如，延迟tondt和toffdt可以取决于电子开关sw1和sw2的类型等。

因此，图6所示的解决方案更灵活，但是需要附加的控制信号，使得该解决方案更加复杂。

技术实现要素：

鉴于上述情况，各种实施例提供用于为一个或多个半桥生成驱动信号的解决方案。

各种实施例涉及一种半桥驱动电路。各种实施例涉及相关的集成电路和系统。

在一些实施例中，半桥驱动电路包括用于为高侧开关提供高侧驱动信号并且为低侧开关提供低侧驱动信号的(至少)两个输出端子。在各种实施例中，半桥驱动电路(诸如集成电路)包括被配置成根据高侧控制信号生成高侧驱动信号的高侧驱动电路以及被配置成根据低侧控制信号生成低侧驱动信号的低侧驱动电路。例如，这种半桥驱动电路可以用于经由信号发生器来驱动单相或多相电机。

在各种实施例中，高侧控制信号和低侧控制信号是具有给定切换时段的pwm信号，其中高侧控制信号具有给定的接通持续时间，并且低侧控制信号在低侧控制信号变为低的时刻与高侧控制信号变为高的时刻之间具有第一延迟并且在高侧控制信号变为低的时刻与低侧控制信号变为高的时刻之间具有第二延迟。因此，如前所述，在一些实施例中，信号发生器向半桥驱动电路提供两个pwm信号。相反，在各种实施例中，半桥驱动电路包括用于接收控制信号的输入端子和被配置成根据控制信号生成高侧控制信号和低侧控制信号的处理电路。在各种实施例中，控制信号不是传统的pwm信号，但是控制信号是具有给定切换时段并且对于每个切换时段具有两个脉冲的周期信号。更具体地，两个脉冲的四个边沿与四个连续的时刻对准：

1)当应当关断低侧控制信号时，

2)在第一次延迟之后，当应当接通高侧控制信号时，

3)在高侧控制信号的接通持续时间之后，当应当关断高侧控制信号时；以及

4)在第二延迟之后，当应当接通低侧控制信号时。

在各种实施例中，处理电路包括被配置成响应于控制信号中的第一类型的边沿(例如，上升边沿)而生成第一信号并且响应于控制信号中的第二类型的边沿(例如，下降边沿)而生成第二信号的边沿检测器，其中第二类型的边沿与第一类型的边沿相反。

在各种实施例中，第一信号和第二信号由状态机处理以便生成高侧控制信号和低侧控制信号。在各种实施例中，状态机被配置成：

响应于第一信号，将高侧控制信号和低侧控制信号设置为第一逻辑电平(例如，低)；

响应于第二信号，将高侧控制信号设置为第二逻辑电平(例如，高)，并且将低侧控制信号设置为第一逻辑电平；

响应于第一信号，将高侧控制信号和低侧控制信号设置为第一逻辑电平；以及

响应于第二信号，将高侧控制信号设置为第一逻辑电平，并且将低侧控制信号设置为第二逻辑电平。

因此，通过使用针对每个切换周期包括第一脉冲和第二脉冲的控制信号，处理电路生成高侧控制信号和低侧控制信号作为pwm信号，其中低侧控制信号对应于高侧控制信号的反相版本，其中在低侧控制信号的下降边沿与高侧控制信号的后续上升边沿之间具有第一延迟，并且在高侧控制信号的下降边沿与低侧控制信号的后续上升边沿之间具有第二延迟。例如，当第一类型的边沿是上升边沿而第二类型的边沿是下降边沿时，第一延迟的持续时间对应于控制信号的第一脉冲的持续时间，并且第二延迟的持续时间对应于控制信号的第二脉冲的持续时间。

在各种实施例中，状态机可以包括用于实现上述四个转换的四个状态，即，每个转换一个状态。或者，状态机还可以仅包括用于实现上述四个转换的三个状态，其中给定状态用于第一延迟和第二延迟两者。在这种情况下，状态机可以接收同步信号，该同步信号用于判断状态机是否应当从给定状态进入用于将高侧控制信号切换为高的状态或用于将低侧控制信号切换为高的状态。

在各种实施例中，状态机被配置成响应于复位信号而进入状态之一。

通常，同步信号和/或复位信号可以经由信号发生器提供给半桥驱动电路，因此可以使状态机与控制信号同步(可能对于每个切换周期)。

附图说明

现在将参考附图来描述本公开的实施例，附图纯粹通过非限制性示例的方式提供，并且在附图中：

图1、2、3和4示出了用于驱动电机的解决方案；

图5和6示出了半桥驱动器的示例；

图7示出了包括被配置成根据控制信号生成高侧控制信号和低侧控制信号的处理电路的半桥驱动电路的一个实施例；

图8、9、10和11示出了图7的处理电路的实施例；

图12示出了包括被配置成根据控制信号生成高侧控制信号和低侧控制信号的处理电路的半桥驱动电路的另一实施例；以及

图13示出了图12的处理电路的一个实施例。

具体实施方式

在以下描述中，给出了很多具体细节以提供对实施例的透彻理解。实施例可以在没有一个或多个具体细节的情况下或利用其他方法、组件、材料等来实践。在其他情况下，未详细示出或描述公知的结构、材料或操作，以避免模糊实施例的各方面。

本说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，贯穿本说明书在各个地方的短语“在一个实施例中”或“在实施例中”的出现不一定都指的是同一实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。

本文中提供的标题仅为了方便，而不解释实施例的范围或含义。

在下面的图7至13中，已经参考图1至6描述的部件、元件或组件由先前在这些图中所使用的相同附图标记表示；在下文中将不再重复对这些先前描述的元件的描述，以免使本详细描述过于赘述。

如前所述，本公开涉及一种半桥驱动电路，诸如半桥驱动器ic。

如前所述，在图5和6所示的架构中，信号发生电路30(诸如，微控制器)被配置成生成在相应的输入处被提供给驱动器ic22的六个pwm信号in1、......、in6。例如，当驱动如图3所示的三相电机m3时，各种输出outa、outb和outc被顺序地连接到电源电压vdd(和接地gnd)，如例如在2001年4月的stmicroelectronics中的“an1088-applicationnote-l6234threephasemotordriver”所描述，其通过引用并入本文。

然而，该解决方案是复杂的，因为必须针对每个半桥向驱动电路22提供两个控制信号。例如，当信号发生器30和/或驱动电路22还应当监测pwm控制信号以用于检测错误时，这可能导致附加的复杂性。例如，在意大利专利申请it102016000049920中描述了用于监测pwm信号的可能的解决方案，该专利申请通过引用并入本文。具体地，在该文献中，描述了能够监测pwm信号的时段、接通和关断持续时间的电路。

因此，当在信号发生器30和/或驱动电路22中使用这种解决方案时，将需要六个错误检测电路。

本公开的各种实施例涉及一种驱动电路22a，其可以利用减少数目的控制信号进行操作，使得信号发生器30(例如，微控制器)生成较少的控制信号。

例如，图7示出了被配置成针对每个半桥在输入处接收单一控制信号ctr的驱动电路22a(诸如，集成电路)的实施例，并且驱动电路22a被配置成根据控制信号ctr为相应的高侧开关生成高侧驱动信号，以及为相应的低侧开关生成低侧驱动信号。具体地，在所考虑的实施例中，驱动电路22a包括用于根据高侧控制信号生成高侧驱动信号的相应的高侧驱动电路，以及用于根据低侧控制信号生成低侧驱动信号的低侧驱动电路。因此，在各种实施例中，驱动电路22a包括被配置成根据相应的控制信号ctr为高侧驱动器和低侧驱动器生成高侧控制信号和低侧驱动信号的处理电路208。

例如，在所考虑的实施例中，驱动电路22a再次被配置成驱动三个半桥。因此，驱动电路被配置成接收三个控制信号ctr1、ctr2和ctr3，并且为三个高侧开关sw1、sw3和sw5生成相应的驱动信号drv1、drv3和drv5，并且为三个低侧开关sw2、sw4和sw6生成相应的驱动信号drv2、drv4和drv6。

更具体地，驱动电路22a包括被配置成针对每个控制信号ctr1、ctr2和ctr3生成相应的高侧控制信号in1、in3和in5，以及相应的低侧控制信号in2、in4和in6的三个电路2081、2082和2083。

一般地，用于根据控制信号in生成驱动信号drv的驱动电路22a的实施方式可以对应于图5所示的电路22的架构，并且相应的描述完全适用。例如，在所考虑的实施例中，驱动电路22a包括被配置成为三个高侧开关sw1、sw3和sw5生成驱动信号drv1、drv3和drv5的三个高侧驱动器2001、2003和2005以及被配置成为三个低侧开关sw2、sw4和sw6生成驱动信号drv2、drv4和drv6的三个低侧驱动器2002、2004和2006。可选地，驱动电路22a还可以包括被配置成生成电源电压vdd的电子转换器204和/或用于测量流过电机相的电流的差分放大器206。

因此，在所考虑的实施例中，驱动电路22a被布置为驱动n＝3个半桥，其中驱动电路22a针对每个半桥包括相应的高侧驱动器和相应的低侧驱动器。一般地，驱动电路22a还可以被配置成驱动更少(例如，一个或两个)或更多的半桥。

此外，即使被布置为驱动n＝3个半桥，但是驱动电路22a也可以被用于驱动将被连接在半桥的输出与接地gnd之间的电机m1(参见图1)。例如，为此目的，可以仅使用驱动电路22a的两个驱动信号(例如，drv1和drv2)。类似地，驱动电路22a还可以被用于驱动将被连接在两个半桥的输出之间的电机m2(参见图2)。例如，为此目的，可以仅使用驱动电路22a的四个驱动信号(例如，drv1、......、drv4)。因此，驱动电路22a一般可以被配置成经由一个或两个半桥驱动单相电机，或者经由对应的数目的半桥驱动多相电机(例如，三相电机)。

如前所描述，在各种实施例中，驱动电路22a针对每个半桥包括用于接收相应的控制信号ctr的单一输入，以及被配置成生成被分别地提供给高侧驱动器(例如，2001)和低侧驱动器(例如，2002)的相应的高侧控制信号(例如，信号in1)和相应的低侧控制信号(例如，信号in2)的电路208。

图8示出了被配置成根据控制信号ctr1生成信号in1和in2的电路208(诸如，电路2081)的第一实施例。一般地，相同的架构也可以被用于其他电路208。

具体地，在所考虑的实施例中，电路2081包括被配置成通过分析控制信号ctr1来生成信号re的上升边沿检测器2080，即，信号re指示信号ctr1中的上升边沿。此外，电路2081包括被配置成通过分析控制信号ctr1来生成信号fe的下降边沿检测器2082，即，信号fe指示信号ctr1中的下降边沿。一般地，边沿检测器2080和2082也可以被组合在单一边沿检测器中，以提供信号re和fe两者。在所考虑的实施例中，信号re和fe被提供给将被配置成生成高侧控制信号in1和低侧控制信号in2的(有限)状态机2084。

图9示出了处理电路208的操作的实施例。

具体地，在所考虑的实施例中，控制信号ctr1不是常规的pwm信号，但是信号发生器30被配置成生成包括与延迟tondt和toffdt相对应的脉冲的控制信号ctr1，即，信号ctr1是具有给定持续时间tpwm的周期信号，包括：

具有持续时间tondt的第一脉冲，其中第一脉冲在对应的pwm周期开始的关断持续时间(toffa-tondt)之后开始；以及

具有持续时间toffdt的第二脉冲，其中第二脉冲在从第一脉冲结束的接通持续时间ton之后开始。

因此，假定pwm周期在时刻t0开始，信号ctr1包括：

在时刻t1＝toffa-tondt的上升边沿；

在时刻t2＝t1+tondt＝toffa的下降边沿；

在时刻t3＝t2+ton的上升边沿；以及

在时刻t4＝t3+toffdt的下降边沿。

一般地，信号ctr1以及因此上述边沿也可以被反相。因此，一般地，边沿检测器2080被配置成生成指示第一类型的边沿(例如，在所考虑的实施例中为上升)的信号re，并且边沿检测器2082被配置成生成指示与第一类型的边沿相反的第二类型的边沿(例如，在所考虑的实施例中为下降)的信号fe。

一般地，边沿检测器2080和2082可以利用异步或同步边沿检测器来实施。例如，同步边沿检测器可以对信号ctr1进行采样以便确定比特序列。因此，当比特序列对于二比特序列具有值“01”或者对于三比特序列具有值“001”或“011”等时，可以检测到上升边沿。类似地，当比特序列对于二比特序列具有值“10”或者对于三比特序列具有值“100”或“110”等时，可以检测到下降边沿。

图10示出了例如可以利用顺序逻辑电路来实施的状态机2084的实施例。

具体地，在所考虑的实施例中，状态机包括至少四个状态s1、……、s4，特别地：

状态s1被用于在持续时间tondt期间生成控制信号in1/in2，即，in1＝“0”并且in2＝“0”；

状态s2被用于在持续时间ton期间生成控制信号in1/in2，即，in1＝“1”并且in2＝“0”；

状态s3被用于在持续时间toffdt期间生成控制信号in1/in2，即，in1＝“0”并且in2＝“0”；

状态s4被用于在剩余持续时间toff(特别是持续时间toff-toffdt-tondt)期间生成控制信号in1/in2，即，in1＝“0”并且in2＝“1”。

在各种实施例中，在电路208复位之后，状态机2084可以移动到状态s1、……、s4之一。例如，基于应用，状态机可以移动到状态s1或s3，其中半桥开关被关断，或者优选地可以移动到状态s4，其中仅低侧开关被闭合。在各种实施例中，电路208可以被配置成在可编程复位之后呈现初始状态。例如，在各种实施例中，驱动电路22a可以包括被连接到一个或多个接口端子if的通信接口210(参见图7)。例如，通信接口210可以是串行通信接口，诸如内部集成电路(i²c)、串行外围接口总线(spi)、或通用异步接收器发射器(uart)。

现在将描述状态机2084在通常的切换周期处的操作，假定状态机在新的切换周期开始时(即，时刻t0)处于状态s4。具体地，在状态s4下，高侧开关sw1被断开(in1＝“0”)并且低侧开关sw2被闭合(in2＝“1”)。

状态机被配置成保持在状态s4，直到通过电路2080经由信号re发信号通知新的(上升)边沿(时刻t1)。因此，一旦设置了信号re，状态机就进入到状态s1，其中高侧开关sw1和低侧开关sw2被断开(in1＝“0”并且in2＝“0”)。

状态机被配置成保持在状态s1，直到通过电路2082经由信号fe发信号通知新的(下降)边沿(时刻t2)。因此，一旦设置了信号fe，状态机就进入到状态s2，其中高侧开关sw1被闭合(in1＝“1”)并且低侧开关sw2被断开(in2＝“0”)。

状态机被配置成保持在状态s2，直到通过电路2080经由信号re发信号通知新的(上升)边沿(时刻t3)。因此，一旦设置了信号re，状态机就进入到状态s3，其中高侧开关sw1并且低侧开关sw2被断开(in1＝“0”并且in2＝“0”)。

最后，状态机被配置成保持在状态s3，直到通过电路2082经由信号fe发信号通知新的(下降)边沿(时刻t4)。因此，一旦设置了信号fe，状态机再次进入到状态s4，其中高侧开关sw1被断开(in1＝“0”)并且低侧开关sw2被闭合(in2＝“1”)。

因此，响应于控制信号ctr1中的上升边沿和下降边沿，状态机通过状态s1、……、s4顺序地演变。

例如，图11示出了状态机2084的可能实施方式。

在所考虑的实施例中，状态机利用moore状态机来实施，包括：

状态寄存器2086，被配置成存储当前状态s的值，其中响应于时钟信号clk而存储下一状态ns的值；

组合逻辑2088电路，被配置成根据当前状态s(在状态寄存器2086的输出处)和输入信号(即，信号re和fe)生成下一状态信号ns；以及

组合逻辑电路2090，被配置成根据当前状态s(在状态寄存器2086的输出处)生成输出信号in1和in2。

此外，如前所述，状态寄存器2086可以例如经由复位信号rst支持复位，复位信号rst将寄存器2086的内容设置为例如对应于与状态s4相关联的比特序列的复位值。

例如，在各种实施例中，寄存器2086具有三个比特，并且针对各状态使用以下编码：

-s1:s＝“000”；

-s2:s＝“110”；

-s3:s＝“100”；以及

-s4:s＝“001”。

例如，通过使用该编码，电路2090可以选择状态s的第二比特作为控制信号in1，并且选择状态s的第三/最后比特作为控制信号in2。

一般地，状态机2084还可以被配置成监测不一致的输入信号。例如，状态机可以在状态s1和s3下监测信号re是否被设置并且可能进入到错误状态。类似地，状态机可以在状态s3和s4下监测信号fe是否被设置并且可能进入到错误状态。

类似地，状态机2084可以监测状态信号s以便确定不一致的状态。例如，在所考虑的实施例中，状态“011”和“111”可以是不一致的状态，因为最后两个比特不应被同时设置为“1”。同样，在这种情况下，状态机可以进入到错误状态。

因此，在所考虑的实施例中，状态机2084响应于信号re和fe(即，响应于信号ctr1中的信号的上升边沿和下降边沿)而执行转换，从而从给定的复位状态开始顺序地通过状态s1、…...、s4。

然而，当例如归因于控制信号ctr中的错误/毛刺而失去同步时，状态机可以跳过控制信号ctr1中的两个脉冲之一，导致控制信号in1和in2的反相，即，半桥的不正确驱动。为了检测这种类型的故障，可以实施不同的应对措施。例如，在各种实施例中，电路208可以包括内部看门狗定时器。例如，内部看门狗定时器可以由信号re(或由信号fe)复位，并且如果该定时器达到可编程阈值，则内部看门狗定时器传送错误。例如，在各种实施例中，阈值经由接口210来设置。一般地，阈值应当大于max(tpwm-tondt,tpwm-toffdt)并且小于tpwm。

图12示出了包括用于接收另外的控制/同步信号ctr0的附加端子的驱动电路22a的另一实施例。

具体地，控制信号ctr0被布置为标识相应的切换周期。

例如，控制信号ctr0可以是再次具有切换时段tpwm的左对准pwm信号。例如，控制信号ctr0可以包括短脉冲(其中持续时间小于toffa)，并且状态机2084可以被配置成响应于控制信号ctr0而移动到状态s4，例如，通过使用信号ctr0作为状态寄存器2086的复位信号rst。

备选地，控制信号ctr0可以是具有接通持续时间大于toffa并且小于toffa+ton的左对准pwm信号，诸如具有50％占空比的pwm信号。因此，通过将控制信号ctr0提供给控制电路208、特别是状态机2084，每个状态机可以确定给定(上升或下降)边沿是否属于间隔tondt或toffdt。例如，在这种情况下，状态机可以直接使用控制信号ctr0的逻辑电平以便确定例如：

状态机2084是否应当响应于上升边沿(re＝“1”)而进入到状态s1(例如，ctr0＝“1”)或s3(例如，ctr0＝“0”)；以及

状态机2084是否应当响应于下降边沿(fe＝“1”)而进入到状态s2(例如，ctr0＝“1”)或s4(例如，ctr0＝“0”)。

例如，图13中示出了经修改的状态机。

具体地，在所考虑的实施例中，状态s1和s3已经组合在单一状态s1’中。

例如，再次假定状态机2084在新的切换周期开始时(即，时刻t0)处于状态s4，高侧开关sw1被断开(in1＝“0”)并且低侧开关sw2被闭合(in2＝“1”)。

状态机被配置成保持在状态s4，直到由电路2080经由信号re发信号通知新的(上升)边沿。因此，一旦设置了信号re，状态机就进入到状态s1，其中高侧开关sw1和低侧开关sw2被断开(in1＝“0”且in2＝“0”)。

状态机被配置成保持在状态s1，直到由电路2082经由信号fe发信号通知新的(下降)边沿。因此，一旦设置了信号fe，状态机就进入：

当设置了信号ctr0时，状态s2；或者

当没有设置信号ctr0时，状态s4。

具体地，在状态s2下，高侧开关sw1再次被闭合(in1＝“1”)并且低侧开关sw2被断开(in2＝“0”)。

一般地，控制/同步信号ctr0可以具有反相逻辑电平。此外，单一控制/同步信号ctr0可以被用于所有电路208。例如，在这种情况下，用于三个半桥的驱动电路22a可以在相应的输入处接收四个控制信号，而不是在现有技术解决方案的上下文中的图5所示的六个控制信号。

当然，在不影响本发明的原则下，构造细节和实施例可以相对于纯粹作为示例而在本文中描述和图示的内容而广泛变化，而不会因此脱离由所附权利要求限定的本发明的范围。