一种自提高效率电路及芯片的制作方法

文档序号:18722383发布日期:2019-09-20 22:11阅读:来源:国知局
技术总结
一种自提高效率电路及芯片,包括主降压电路,所述主降压电路的输入VIN到内部逻辑供电VCC,通过LDO1模块降压,其特征在于:还包括与所述主降压电路并联的偏置降压支路,所述偏置降压支路的偏置电压脚BIAS到内部逻辑供电VCC,通过LDO2模块降压,当输入电压VIN和供电电压VCC压差小时,主降压电路导通,偏置电压支路导通截止;当输入电压VIN和供电电压VCC压差大时,所述偏置电压支路导通,主降压电路截止。本实用新型减少系统的发热量,增长系统的待机时间,降低了成本。

技术研发人员:王昊;陈燕鑫;徐正文;杨帆;阳超
受保护的技术使用者:深圳市仁天芯科技有限公司
技术研发日:2019.01.02
技术公布日:2019.09.20

当前第3页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1