专利名称：控制静态电流的ab类放大器的制作方法
技术领域：
本发明涉及一种放大器，特别是涉及一种AB类缓冲放大器，该放大器在作为B类放大器工作时，能够通过控制静态电流和驱动电流来减少功率消耗。
背景技术：
图1是驱动薄膜晶体管型液晶显示器的液晶的示意图。参见图1，为了驱动液晶140，具有不同电压电平的输入电压V1、V2和V3经由电压跟随器型放大器110、120和130施加到液晶140上。
为了显示几种颜色，液晶140必须用不同电压电平充电或者放电。换句话说，导通第一开关以便用第一输入电压V1驱动液晶140；必要时，截止第一开关SW1并导通第二开关SW2以便用第二输入电压V2驱动液晶140。通过液晶140的电流必须被迅速吸收(sink)或者吸取(absorb)。因此，用来驱动液晶140的电压跟随型放大器110、120和130必须是AB类缓冲放大器。
然而，传统的AB类缓冲放大器难于控制静态电流，因为静态电流强度是几十万μA。换言之，由于包含在便携产品中的集成电路，比如液晶显示器的驱动器，所需电流在几十万μA范围之内，因此难于把AB类缓冲放大器应用于这类电路。
图2是增加比较器的传统A类缓冲放大器的一个输出端的示意图。参见图2，传统的A类缓冲放大器的输出端口200包括PMOS晶体管MP和NMOS晶体管MN1。从放大器(未示出)输入节点输出的信号ODA被施加到PMOS晶体管MP的栅极。A类缓冲放大器的输出端口200还包括一个比较器210和一个NMOS晶体管MN2。NMOS晶体管MN2连接在输出节点ONODE和地电压VSS之间，从比较器210输出的信号SOUT被施加到NMOS晶体管MN2的栅极。
图2所示的A类缓冲放大器的输出端口200迅速控制静态电流并导通PMOS晶体管MP，以便迅速增加从输出节点ONODE输出的电压VOUT的电平。然而，如果输出电压VOUT的电平为高，则电流流到地电压VSS以便降低输出电压VOUT的电平。
这里，迅速吸收流向地电压VSS的电流是困难的，因为NMOS晶体管MN1在预定的时段通过偏置电压导通。因此，利用比较器210和NMOS晶体管NM2解决此问题。
如果输出电压VOUT变得高于输入电压VIN，则比较器210输出高电平的信号SOUT。然后，导通NMOS晶体管MN2，并且形成从输出节点ONODE到地电压VSS的电流路径，以允许电流流通。因此，输出电压VOUT可以变成较低电平。
然而，A类缓冲放大器的输出节点200中使用的比较器210具有一个偏移电压。换言之，只有当输出电压VOUT的电平变得高于输入电压VIN电平一个预定偏移电压或者以上时，比较器210才输出高电平的信号SOUT。因此，输出电压VOUT的最小电压电平由偏移电压和输入电压VIN确定。
图3是传统的AB类缓冲放大器的输出端口的示意图。参见图3，传统的AB类缓冲放大器的输出端口300包括一个PMOS晶体管MP和一个NMOS晶体管，它们彼此串联地连接在电源VDD与地电压VSS之间。二极管型PMOS晶体管M3连接在PMOS晶体管MP与电源VDD之间，二极管型NMOS晶体管M4连接在NMOS晶体管MN栅极与地电压VSS之间。
PMOS晶体管MP的栅极和NMOS晶体管MN的栅极分别连接第一电流源(current source)IB1和第二电流源IB2。
AB类缓冲放大器的输出端口300的静态电流IQ通过PMOS晶体管MP的大小(size)对二极管型PMOS晶体管M3的大小(size)的比值来控制。此外，还根据NMOS晶体管MN的大小与二极管型NMOS晶体管M4的大小的比值控制静态电流IQ。
换言之，晶体电流IQ＝偏流B1*(MP/M3)＝偏流IB1*(MN/M4)。
因此，通过控制晶体MP、M3、MN和M4的参数，可以把静态电流控制到小流量。然而，二极管型晶体管M3和M4作为偏置晶体管M1和M2的负载工作。因此，二极管型晶体管M3和M4降低了输出端口300的增益。结果，AB类缓冲放大器的输出端口300的输出信号没有最大摆幅。
如上所述，偏置电压造成图2所示的A类缓冲放大器的输出端口200的输出电压没有最大摆幅，并且作为负载工作的二极管型晶体管造成图3所示的AB类缓冲放大器的输出端口的输出电压没有最大摆幅。因此，AB类缓冲放大器被要求来通过控制静态电流IQ驱动使用高电流强度的放大器的外部电路，以便供应(source)和吸收(sink)关于输出端口的少量流动静态电流。
发明内容
为了解决上述缺陷，本发明的目的是提供一种AB类缓冲放大器，该放大器能够通过自由控制静态电流量来驱动使用高电流强度的外部电路，并且能迅速地供应和吸收关于AB类缓冲放大器的输出端口的静态电流。
所以，为了实现上述目的，这里提供了一种根据本发明第一实施例的AB类缓冲放大器。AB类缓冲放大器包括一个第一电流控制器和一个第二电流控制器。
第一电流控制器响应第一信号的第一逻辑电平把电流供应到输出节点，并且响应第一信号的第二逻辑电平将输入电压缓冲和输出到输出节点。
第二电流控制器响应第二信号的第二逻辑电平从输出节点吸收电流，并且响应第二信号的第一逻辑电平将输入电压缓冲并输出到输出节点。
这里，如果输入电压高于输出电压，则以第一逻辑电平产生第一和第二信号；如果输入电压低于输出电压，则以第二逻辑电平产生第一和第二信号。
AB类缓冲放大器还可以包括比较单元，该比较单元将输入电压与输出节点的输出电压进行比较并响应比较结果产生第一和第二信号。该比较单元包括第一和第二比较器。
第一比较器经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，并产生第一信号。
第二比较器经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，并产生第二信号。
第一电流控制器包括第一至第三晶体管和第一电流源。
第一晶体管具有连接电源电压的第一节点。第二晶体管具有一个与第一晶体管的第二节点连接的第一节点、一个供应第一信号的栅极和一个与第一晶体管的栅极连接的第二节点。
第三晶体管具有一个与电源电压连接的第一节点、一个与第一晶体管的栅极连接的栅极和与输出节点连接的第二节点。第一电流源连接在第二晶体管的第二节点与地电压之间，并且产生第一偏流。
第一至第三晶体管是PMOS晶体管。第一电流源可以是NMOS晶体管，该晶体管连接在第二晶体管的第二节点与地电压之间，并且具有加有预定的第一偏置电压的一个栅极。
第二电流控制器包括第四至第六晶体管和第二电流源。
第四晶体管具有连接地电压的第一节点。第五晶体管具有一个与第四晶体管的第二节点连接的第一节点、一个连接第二信号的栅极和一个与第四晶体管的栅极连接的第二节点。
第六晶体管具有连接地电压的第一节点、一个与第四晶体管的栅极连接的栅极，和连接输出节点的第二节点。第二电流源连接在第五晶体管的第二节点与电源电压之间，并且产生第二偏流。
第四至第六晶体管是NMOS晶体管。第二电流源可以是PMOS晶体管，该晶体管连接在第五晶体管的第二节点与电源电压之间，并具有一个加有预定偏置电压的栅极。
为了实现上述目的，这里提供了一种根据本发明第二实施例的AB类缓冲放大器。该AB类缓冲放大器包括一个第一电流控制器和一个第二电流控制器。
第一电流控制器响应第一信号的第一逻辑电平而截止，并且响应第一信号的第二逻辑电平而导通，以便把电流供应到输出节点。
第二电流控制器响应第二信号的第二逻辑电平从输出节点吸收电流，并且响应第二信号的第一逻辑电平将输入电压缓冲输出到输出节点。
AB类缓存放大器还可以包括一个差分放大器和一个比较器。
差分放大器经由负节点接收输入电压并且经由正节点接收来自输出节点的输出电压，比较输入电压与输出电压，并生成一个比较结果作为第一信号。
比较器经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，生成一个比较结果作为第二信号。
如果输入电压高于输出电压，则以第二逻辑电平生成第一信号；如果输入电压低于输出节点的输出电压，则以第一逻辑电平生成第一信号。如果输入电压高于输出节点的输出电压，则以第一逻辑电平生成第二信号；如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第二信号。
第一电流控制器是第一晶体管，具有连接电源电压的第一节点，连接输出节点的第二节点，和连接第一信号的栅极。
第二电流控制器包括第二至第四晶体管和一个偏置晶体管。
第二晶体管具有连接地电压的第一节点。第三晶体管具有连接第二晶体管第二节点的一个第一节点，连接第二信号的一个栅极，和连接第二晶体管栅极的第二节点。
第四晶体管具有连接地电压的第一节点，连接第二晶体管栅极的一个栅极，和连接输出节点的第二节点。偏置晶体管连接在第三晶体管第二节点与电源电压之间，并具有供应预定偏置电压的一个栅极。
第一晶体管和偏置晶体管是PMOS晶体管，第二至第四晶体管是NMOS晶体管。
为了实现上述目的，这里提供一个根据本发明第三实施例的一个AB类缓冲放大器。AB类缓冲放大器包括第一电流控制器和第二电流控制器。
第一电流控制器响应第一信号的第一逻辑电平而导通，以便从输出节点吸收电流，并且响应第二信号的第二逻辑电平而截止。
第二电流控制器响应第二信号的第一逻辑电平把电流供应到输出节点，并且响应第二信号的第二逻辑电平把输入电压缓冲输出到输出节点。
AB类缓冲放大器还可以包括一个差分放大器和一个比较器。
差分放大器经由负节点接收输入电压并经由正节点接收输出节点的输出电压，比较输入电压与输出电压，并生成一个比较结果作为第二信号。
比较器经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出节点的输出电压，并且生成作为第二信号的比较结果。
如果输入电压高于输出电压，则以第二逻辑电平生成第一信号；如果输入电压低于输出节点的输出电压，则以第一逻辑电平生成第一信号。如果输入电压高于输出电压，则以第一逻辑电平生成第二信号；如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第二信号。
第一电流控制器是一个第一晶体管，具有连接电源电压的第一节点，连接输出节点的第二节点，和加有第一信号的栅极。
第二电流控制器包括第二至第四晶体管和一个偏置晶体管。
第二晶体管具有连接电源电压的第一节点。第三晶体管具有连接第二晶体管第二节点的一个第一节点，连接第二信号的一个栅极，和连接第二晶体管栅极的第二节点。
第四晶体管具有连接电源电压的第一节点，连接第二晶体管栅极的一个栅极，和连接输出节点的第二节点。偏置晶体管连接在第三晶体管第二节点与地电压之间，并具有供应预定偏置电压的一个栅极。
第一晶体管和偏置晶体管是NMOS晶体管，第二至第四晶体管是PMOS晶体管。
为了实现上述目的，这里提供一个根据本发明第四实施例的一个AB类缓冲放大器。AB类缓冲放大器包括第一电流控制器、第二电流控制器和一个比较单元。
第一电流控制器响应第一信号的第一逻辑电平将电流源入输出节点，并且响应第一信号的第二逻辑电平将输入电压缓冲输出到输出节点。
第二电流控制器响应第一信号的第一逻辑电平缓冲输入电压，将其输出到输出节点，并且响应第一信号的第二逻辑电平从输出节点吸收电流。比较单元比较输入电压的电平与输出电压的电平，并生成一个比较结果作为第一信号。
比较单元是一个比较器。该比较器经由正节点接收输入电压并经由负节点接收输出节点的输出电压，比较输入电压与输出电压，并生成一个比较结果作为第一信号。
如果输入电压高于输出节点的输出电压，则以第一逻辑电平生成第一信号；如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第一信号。
第一电流控制器包括第一至第三晶体管和一个第一电流源。
第一晶体管具有连接电源电压的第一节点。第二晶体管具有连接第一晶体管的第二节点的一个第一节点、一个连接第一信号的栅极和一个连接第一晶体管栅极的第二节点。
第三晶体管具有一个连接电源电压的第一节点、一个连接第一晶体管栅极的栅极和一个连接输出节点的第二节点。第一电流源连接在第二晶体管第二节点与地电压之间，并生成第一偏流。
第一至第三晶体管是PMOS晶体管。第一电流源可以是一个连接在第二晶体管第二节点与地电压之间的NMOS晶体管，并具有一个供应预定第一偏置电压的栅极。
第二电流控制器包括第四至第六晶体管和一个第二电流源。
第四晶体管具有一个连接地电压的第一节点。第五晶体管具有一个连接第四晶体管第二节点的第一节点、一个供应第一信号的栅极和一个连接第四晶体管栅极的第二节点。
第六晶体管具有一个连接地电压的第一节点、一个连接第四晶体管栅极的栅极和一个连接输出节点的第二节点。
第二电流源连接在第五晶体管第二节点与电源电压之间，并生成第二偏流。第四至第六晶体管是NMOS晶体管。第二电流源可以是一个连接在第五晶体管第二节点与电源电压之间的PMOS晶体管，并且具有一个施加了预定第二偏置电压的栅极。
通过参看附图对优选实施例的详细说明，将会使本发明的上述目的和优点更加清楚。
图1是驱动薄膜晶体管型液晶显示器的液晶的示意图；图2是传统的加有比较器的A类缓冲放大器的输出端口的示意图；图3是传统的AB类缓冲放大器的输出端口的示意图；图4是本发明的第一实施例的AB类缓冲放大器的示意图；图5是本发明第二实施例的AB类放大器的示意图；图6是本发明第三实施例的AB类放大器的示意图；图7是本发明第四实施例的AB类放大器的示意图。
具体实施例方式
图示说明本发明优选实施例的附图以及附图中描绘的内容是为了充分理解本发明的优点和操作，以及通过本发明操作所实现的目的。
下面通过参考附图对本发明优选实施例的详细解释来说明本发明。附图中相同的参考标号是指相同的部件。
图4是本发明第一实施例的AB类放大器的示意图。参见图4，AB类缓冲放大器400包括第一电流控制器410和第二电流控制器420。
第一电流控制器410响应第一信号S1的第一逻辑电平将电流源入输出节点ONODE，并且响应第一信号S1的第二逻辑电平将输入电压VIN缓冲输出到输出节点ONODE。
更具体地说，第一电流控制器410包括第一、第二和第三晶体管MP1、MP2和MP3，以及第一电流源ICS1。
第一晶体管MP1的第一晶体管MP1的第一节点连接电源电压VDD。第二晶体管MP2的第一节点连接第一晶体管MP1的第二节点，其栅极连接第一信号S1，其第二节点连接第一晶体管MP1。
第三晶体管MP3的第一节点连接电源电压VDD，其栅极连接晶体管MP2的栅极，其第二节点连接输出节点ONODE。第一电流源ICSI连接在第二晶体管MP2第二节点与地电压VSS之间，并且产生第一偏流IB1。
第一、第二和第三晶体管MP1、MP2和MP3是PMOS晶体管。第一电流源ICSI连接在第二晶体管MP2第二节点与地电压VSS之间，并且可以是一个NMOS晶体管，其栅极施加有预定的第一偏置电压。
第二电流控制器420响应第二信号S2的第二逻辑电平从输出节点ONODE吸收电流，并且缓冲输入电压VIN，然后响应第二信号S2的第一逻辑电平将输入电压输出到输出节点ONODE。
如果输入电压VIN的电平高于输出节点ONODE的输出电压VOUT的电平，则以第一逻辑电平产生第一和第二信号S1和S2；如果输入电压VIN的电平低于输出节点ONODE的输出电压VOUT的电平，则以第二逻辑电平产生第一和第二信号S1和S2。
第二电流控制器420包括第四、第五和第六晶体管MN4、MN5和MN6以及第二电流源ICS2。
第四晶体管MN4的第一节点连接地电压VSS。第五晶体管MN5的第一节点连接第四晶体管MN4的第二节点，第二信号S2连接其栅极，其第二节点连接晶体管MN4。
第六晶体管MN6的第一节点连接地电压VSS，其栅极连接第四晶体管MN4的栅极，其第二节点连接输出节点ONODE。第二电流源ICS2连接在第五晶体管的第二节点与电源电压VDD之间，并且产生第二偏流IB2。
第四、第五和第六晶体管MN4、MN5和MN6是NMOS晶体管。第二电流源ICS2连接在第五晶体管MN5的第二节点与电源电压VDD之间，并且可以是一个PMOS晶体管，其栅极接收预定的第二偏置电压BIAS。
AB类缓冲放大器400还可以包括一个比较单元430，将输入电压VIN与输出节点ONODE的输出电压VOUT进行比较，并产生比较结果，以作为第一和第二信号S1和S2。比较单元430包括第一和第二比较器431和433。
第一比较器431经由正节点接收输入电压VIN并经由负节点接收输出节点ONODE的输出电压VOUT，将输入电压VIN的电平与输出电压VOUT的电平进行比较，并产生第一信号S1。
下面将结合图4详细说明本发明的第一实施例的AB类缓冲放大器的操作。
首先，将说明在输出电压VOUT的电平不需要改变以及输出电压VOUT的电平与输入电压VIN电平相同情况下的AB类缓冲放大器的操作。
AB类缓冲放大器400作为一个缓冲器操作，为了减少静态电流IQ量，第一和第二信号使第二和第五晶体管MP2和MN5饱和。
如果第二和第五晶体管MP2和MP5饱和，则第一和第二电流控制器410和420作为电流镜型装置操作。这样，静态电流IQ根据晶体管MP1与MP3、MN4与MN6以及第一和第二电流源ICS1和ICS2所产生的第一偏流IB1与第二偏流IB2的比值来控制。
因此，通过控制晶体管MP1、MP3、MN4和MN6的大小，可以减少静态电流IQ的量。
换言之，如果第一晶体管MP1的大小(size)对第三晶体管MP3的大小的比值和第四晶体管MN的大小与第六晶体管MN6的大小的比值满足下式MP1∶MP3＝MN4∶MN6则静态电流IQ＝第一偏流IB1*(MP3/MP1)＝第二偏流IB2*(MN6/MN4)。这里，假定第一和第二偏流IB1和IB2具有相同值。
从第一比较器431输出的第一信号S1的电压电平不同于从第二比较器433输出的第二信号S2的电压电平，以便同时激励第二和第五晶体管MP2和MN5。第一和第二信号S1和S2的电压电平可以分别使第二和第五晶体管MP2和MN5饱和。
第一和第二比较器431和433被配置成负反馈型，其中输出电压VOUT连接第一和第二比较器431和433的负节点。因此，输入电压VIN的电平可以变得等于输出电压VOUT的电平，并且第一和第二信号S1和S2的电平可以分别使第二和第五晶体管MP2和MN5饱和。
第一比较器431接收经由NMOS晶体管的栅极(未示出)反馈的输出电压VOUT，第二比较器433接收经由PMOS晶体管(未示出)的栅极反馈的输出电压VOUT。
第一和第二比较器431和433输出具有不同电压电平的第一和第二信号S1和S2，以便同时饱和第二和第五晶体管MP2和MN5。这两个比较器的结构对于本领域的熟练技术人员是显而易见的，因此省略对其详细说明。
现在说明在第一和第二比较器431和433的输出电压VOUT的电平需要降低(即，输出电压VOUT的电平高于输出电压VIN的电平)情况下的AB类缓冲放大器的操作。
如果输出电压VOUT的电平高于输入电压VIN，则第一比较器431输出第二逻辑电平的第一信号S1，第二比较器433输出第二逻辑电平的第二信号S2。然后，第二晶体管MP2保持饱和以及第五晶体管MN5截止。这里，第二逻辑电平接近低电平。换言之，第二逻辑电平使第二晶体管MP2饱和并使第五晶体管MN5截止。
在此情况下，第一电流控制器410继续作为一个电流镜型装置进行操作，而第二电流控制器420则不再继续作为一个电流镜型装置进行操作，因为第五晶体管MN5被截止。
第二电流源ICS2将第二偏流IB2加到第四和第六晶体管MN4和MN6的栅极。使第四和第六晶体管MN4和MN6饱和。
如果第二电流控制器420作为一个电流镜型装置操作，则使第四和第六晶体管MN4和MN6饱和，以及通过第四晶体管NM4的大小与第六晶体管MN6的大小的比值来控制静态电流IQ的量。因此，静态电流IQ的量随着第二电流源ICS2的第二偏流B2的减少而减少。
如果第二电流控制器420不作为一个电流镜型装置操作，则第四和第六晶体管MN4和MN6可以通过较大电流，因为与第二电流控制器420作为电流镜型装置操作的情况相比，这两个晶体管栅极电压增加更多。当第六晶体管MN6的栅极电压增加时，形成从输出节点ONODE到地电压VSS的一个电流路径。电流从输出节点ONODE流到地电压VSS。然后，高速降低输出电压VOUT的电平。
第二电流源ICS2可以用一个由偏压控制的PMOS晶体管替代。
下面说明在输出电压VOUT的电平需要升高(即，输出电压VOUT的电平低于预期电平)情况下，AB类缓冲放大器400的操作。
如果输出电压VOUT的电平低于输入电压VIN的电平，则第一比较器431输出具有第一逻辑电平的第一信号S1，第二比较器433输出具有第一逻辑电平的第二信号S1。因此，第二晶体管MP2截止，第五晶体管MN5饱和。这里，第一逻辑电平接近于高电平。换言之，第一逻辑电平使第二晶体管MP2截止，并使第五晶体管MN5饱和。
当第二晶体管MP2截止时，第二电流控制器420继续作为一个电流镜型装置操作，而第一电流控制器410则不再作为一个电流镜型装置操作。第一电流源ICS1允许第一偏流B1连续流向地电压VSS。这样，第一和第三晶体管MP1和MP3的栅极电压电平变低。然后，使第一和第三晶体管MP1和MP3饱和。
如果第一电流控制器410作为一个电流镜型装置操作，则使第一和第三晶体管MP1和MP3饱和，并且通过第一晶体管NP1的大小与第三晶体管MP3的大小的比值控制静态电流IQ的量。
因此，静态电流IQ的量随第一电流源ICS1的第一偏流IB1的减小而减小。
如果第一电流控制器410不作为一个电流镜型装置操作，则第一和第三晶体管MP1和MP3可以通过更大的电流，因为与第一电流控制器400作为一个电流镜型装置操作相比，这两个晶体管的栅极电压降低。
由于第三晶体管MP3的栅极电压随着第六晶体管MN6栅极电压上升而锐减，因此形成从电源电压VDD到输出节点ONODE的电流路径。电流从电源电压VDD流到输出节点ONODE。然后，输出电压VOUT的电平变高。
第一电流源ICS1可以用一个由偏压控制的NMOS晶体管替代。
通过自由控制静态电流IQ的量并容易地将供应和吸收到的电流流到输出节点ONODE，本发明第一实施例的AB类缓冲放大器400可以驱动使用较大电流的外部电路。
图5是本发明第二实施例的AB类放大器的示意图。参见图5，本发明第二实施例的AB类缓冲放大器500包括一个第一电流控制器510和一个第二电流控制器520。
第一电流控制器510响应第一信号S1的第一逻辑电平而截止，并且响应第一信号S1的第二逻辑电平而导通，以便把电流供应到输出节点ONODE。
如果输入电压VIN的电平高于从输出节点ONODE输出的电压VOUT的电平，则以第二逻辑电平生成第一信号S1；如果输入电压VIN的电平低于从输出节点ONODE输出的电压VOUT的电平，则以第一逻辑电平生成第一信号S1。
具体地说，第一电流控制器510是一个第一晶体管MP1，该晶体管具有一个连接电源电压VDD的第一节点、一个连接输出节点ONODE的第二节点和一个连接第一信号S1的栅极。
第二电流控制器520响应第二信号S2的第二逻辑电平从输出节点ONODE吸收电流，缓冲输入电压VIN，然后响应第二信号S2的第一逻辑电平将其输出到输出节点ONODE。
如果输入电压VIN的电平高于输出节点ONODE的输出电压VOUT的电平，则以第一逻辑电平生成第二信号S2，以及如果输入电压VIN的电平低于输出节点ONODE的输出电压VOUT的电平，则以第二逻辑电平生成第二信号S2。
具体地说，第二电流控制器520包括第二、第三和第四晶体管MN2、MN3、MN4和一个偏置晶体管MPB。
第二晶体管MN2的第一节点连接地电压VSS。第三晶体管MN3的第一节点连接第二晶体管MN2的第二节点，其栅极连接第二信号S2，其第二节点连接第二晶体管MN2的栅极。
第四晶体管MN4的第一节点MN4连接地电压VSS，其栅极连接第二晶体管MN2的栅极，其第二节点连接输出节点ONODE。偏置晶体管MPB连接在第三晶体管MN3的第二节点与电源电压VDD之间，并且向偏置晶体管MPB的栅极施加一个预定偏压BIAS。
第一和偏置晶体管MP1和MPB是PMOS晶体管，第二、第三和第四晶体管MN2、MN3和MN4是NMOS晶体管。
BA类缓冲放大器可以包括差分放大器530和一个比较器540。
差分放大器530经由负节点接收输入电压VIN，并且经由正节点接收输出节点ONODE的输出电压，将输入电压VIN与输出电压VOUT进行比较，并生成作为第一信号的比较结果。
比较器540经由正节点接收输入电压VIN，并经由负节点接收输出电压VOUT，将输入电压VIN与输出电压VOUT进行比较，并生成作为第二信号S2的比较结果。
下面，将结合图5详细说明本发明第二实施例的AB类缓冲放大器500的操作。
第一电流控制器510响应第一信号S1的第一逻辑电平而截止。这里，第一逻辑电平接近高电平。第一逻辑电平还可以使第三晶体管MN3饱和。下面将进行详细说明。
如果输入电压VIN电平低于输出节点ONODE的输出电压VOUT的电平，则生成第一信号S1的第一逻辑电平。
如果输入电压VIN的电平低于输出节点ONODE的输出电压VOUT的电平，则第二信号S2以第二逻辑电平生成。这里，第二逻辑电平接近低电平。第二逻辑电平还可以使第一晶体管MP1饱和。因此，第三晶体管MN3被截止。
偏置电压BIAS具有一个使偏置晶体管MPB截止的电平。换句话说，偏置电压BIAS使偏置晶体管MPB保持导通。因此，如果第三晶体管截止，则第二和第四晶体管MN2和MN4的栅极电压增加。因此，正电流经由输出节点ONODE流入地电压VSS，并且使输出电压VOUT的电平变低。换言之，如果由于输出电压VOUT的电平高而需要使输出电压VOUT的电平降低，则图5所示的AB类缓冲放大器500形成一个从输出节点ONODE到地电压VSS的电流路径，以便高速降低输出电压VOUT的电平。
如果输入电压VIN的电平高于输出节点ONODE的输出电压VOUT的电平，则第一信号S1被输出为第二逻辑电平，第二信号S2被输出为第一逻辑电平。
然后，使第一晶体管MP1和第二晶体管MN3饱和。由于第三晶体管MN3饱和，因此第二电流控制器520作为一个电流镜型装置操作。静态电流IQ的量可以通过第二晶体管MN2的大小与第四晶体管MN4的大小的比值来控制。
通过饱和的第一晶体管MP1形成从电源电压VDD倒输出节点ONODE的电流路径，于是电流流到输出节点ONODE。因此，输出电压VOUT的电平变高。
总之，如果输出电压VOUT的电平高于输入电压VIN的电平，则以第一逻辑电平输出第一信号S1以截止第一晶体管MP1，和以第二逻辑电平输出第二信号S2以截止第三晶体管MN3。因此可以快速吸收电流，并使输出电压VOUT的电平降低。
反之，如果输入电压VIN的电平低于输出电压VOUT的电平，则第一信号S1被输出为第二逻辑电平，以使第一晶体管MP1饱和；以及第二信号S2被输出为第一逻辑电平，以使第三晶体管MN3饱和。因此，第二电流控制器520作为一个电流镜型装置操作，并且减少静态电流IQ的量。此外，第一晶体管MP1快速供应电流，使输出电压VOUT的电平升高。
通过使用第二晶体管MN2的大小与第四晶体管MN4的大小的比值容易地控制静态电流IQ的量以及快速供应和吸收电流，本发明第二实施例的AB类缓冲放大器500可以迅速改变输出电压VOUT的电平。
图6是本发明第三实施例的AB类缓冲放大器的示意图。参见图6，AB类缓冲放大器600包括一个第一电流控制器610和一个第二电流控制器620。
第一电流控制器610响应第一信号S1的第一逻辑电平而导通，以便从输出节点ONODE吸收电流；并且响应第一信号S1的第二逻辑电平而截止，如果输入电压VIN的电平高于输出节点ONODE输出的电压VOUT的电平，则以第二逻辑电平生成第一信号S1；如果输入电压VIN的电平低于输出电压VOUT的电平，则以第一逻辑电平生成第一信号S1。
具体地说，第一电流控制器610是一个第一晶体管MN1，该晶体管具有一个连接地电压VSS的第一节点、一个连接输出节点ONODE的第二节点和一个施加了第一信号S1的栅极。
第二电流控制器620响应第一信号S1的第一逻辑电平将电流吸收到输出节点ONODE，缓冲输入电压VIN，然后响应第二信号S2的第二逻辑电平将其输出到输出节点ONODE。
如果输入电压VIN的电平高于输出节点ONODE的输出电压VOUT的电平，则以第一逻辑电平生成第二信号S2，以及如果输入电压VIN的电平低于输出节点ONODE的输出电压VOUT的电平，则以第二逻辑电平生成第二信号S2。
第二电流控制器620包括第二、第三和第四晶体管MP2、MP3、MP4和一个偏置晶体管MNB。
第二晶体管MP2的第一节点连接电源电压VDD。第三晶体管MN3的第一节点连接第二晶体管MP2的第二节点，其栅极连接第二信号S2，其第二节点连接第二晶体管MP2的栅极。
第四晶体管MN4的第一节点连接电源电压VDD，其栅极连接第二晶体管MP2的栅极，其第二节点连接输出节点ONODE。偏置晶体管MNB连接在第三晶体管MP3的第二节点与地电压VSS之间，该偏置晶体管MNB的栅极施加了一个预定偏压BIAS。
第一和偏置晶体管MN1和MNB是NMOS晶体管，第二、第三和第四晶体管MP2、MP3和MP4是PMOS晶体管。
BA类缓冲放大器可以包括差分放大器630和一个比较器640。
差分放大器630经由负节点接收输入电压VIN，并且经由正节点接收输出节点ONODE的输出电压，将输入电压VIN的电平与输出电压VOUT的电平进行比较，并生成作为第一信号的比较结果。
比较器640经由正节点接收输入电压VIN，并经由负节点接收输出电压VOUT，将输入电压VIN电平与输出电压VOUT电平进行比较，并生成作为第二信号S2的比较结果。
下面，将结合图6详细说明本发明第三实施例的AB类缓冲放大器600的操作。
第一电流控制器610响应第一信号S1的第二逻辑电平而截止。这里，第二逻辑电平接近一个低电平。第二逻辑电平还可以使第三晶体管MP3饱和，这将在下面详细说明。如果输入电压VIN电平高于输出节点ONODE的输出电压VOUT电平，则生成第一信号S1的第二逻辑电平。
如果输入电压VIN的电平高于输出节点ONODE的输出电压VOUT电平，则第二信号S2以第一逻辑电平生成。这里，第一逻辑电平接近一个高电平。第一逻辑电平还可以使第一晶体管MN1饱和。因此，第三晶体管MP3被截止。
偏置电压BIAS具有一个使偏置晶体管MNB导通的电平。换句话说，偏置电压BIAS使偏置晶体管MNB保持导通。因此，如果第三晶体管MP3截止，则第二和第四晶体管MP2和MP4的栅极电压电平变低。
然后，大量电流从电源电压VDD流向输出节点ONODE，，于是输出电压VOUT的电平变高。
换言之，在输出电压VOUT的电平底而需要升高输出电压VOUT电平的情况下，图6所示的AB类缓冲放大器600形成一个从电源电压VDD到输出节点ONODE的电流路径，以便高速增加输出电压VOUT的电平。
如果输入电压VIN的电平低于输出节点ONODE的输出电压VOUT的电平，则第一信号S1以第一逻辑电平输出，第二信号S2以第二逻辑电平输出。
然后，使第一晶体管MN1和第二晶体管MP3饱和。由于第三晶体管MP3饱和，因此第二电流控制器620作为一个电流镜型装置操作，并且降低静态电流IQ的量。换言之，静态电流IQ的量可以通过第二晶体管MP2的大小与第四晶体管MP4的大小的比值来控制。
通过增加了栅极电压的第一晶体管MN1，形成从输出节点ONODE到地电压VSS的电流路径，于是电流流到地电压VSS。因此，输出电压VOUT的电平变低。
总之，如果输出电压VOUT的电平高于输入电压VIN的电平，则以第一逻辑电平输出第一信号S1，使第一晶体管MN1饱和；以及以第二逻辑电平输出第二信号S2，使第三晶体管MP3饱和。从而快速吸收电流，使输出电压VOUT的电平变低。
反之，如果输出电压VOUT电平低于输入电压VIN电平，则以第二逻辑电平输出第一信号S1，使第一晶体管MN1截止；以及以第一逻辑电平输出第二信号S2，使第三晶体管MP3截止。从而快速供应电流，使输出电压VOUT电平变高。
如上所述，通过使用晶体管MP2和MP4的大小来容易地控制静态电流IQ的量，以及快速供应和吸收电流，本发明第三实施例的AB类缓冲放大器600可以快速改变输出电压VOUT电平。
图7是本发明第四实施例的AB类放大器的示意图。参见图7，AB类缓冲放大器700包括一个第一电流控制器710、一个第二电流控制器720和一个电流控制器730。
第一电流控制器710响应第一信号S1的第一逻辑电平将电流供应到输出节点ONODE，并且响应第一信号S1的第二逻辑电平缓冲输入电压VIN，然后将其输出到输出节点ONODE。
如果输入电压VIN的电平高于输出节点ONODE的输出电压电平，则以第一逻辑电平生成第一信号S1；如果输入电压VIN的电平低于输出节点ONODE的输出电压电平，则以第二逻辑电平生成第一信号S1。
具体地说，第一电流控制器710包括第一、第二、第三晶体管MP1、MP2和MP3和一个电流源ICS1。
第一晶体管MP1的第一节点连接电源电压VDD。第二晶体管MP2的第一节点连接第一晶体管MP1的第二节点，其栅极连接第一信号S1，其第二节点连接第一晶体管MP1的栅极。
第三晶体管MP3的第一节点连接电源电压VDD，其栅极连接第二晶体管MP2的栅极，其第二节点连接速滑出节点ONODE。第一电流源ICS1连接在第二晶体管MP2的第二节点与地电压VSS之间，并且生成第一偏流IB1。
第一、第二和第三晶体管MP1、MP2和MP3是PMOS晶体管。第一电流源ICS1可以是NMOS晶体管，该晶体管连接在第二晶体管MP2的第二节点与地电压VSS之间，其栅极施加有一个预定的第一偏压BIAS。
第二电流控制器720响应第一信号S1的第一逻辑电平缓冲输入电压VIN并将其输出到输出节点ONODE，以及响应第一信号S1的第二逻辑电平从输出节点吸收电流。
第二电流控制器720包括第四、第五和第六晶体管MN4、MN5和MN6以及一个第二电流源ICS2。
第四晶体管MN4的第一节点连接地电压VSS。第五晶体管MN5的第一节点连接第四晶体管MN4的第二节点，其栅极连接第一信号S1，其第二节点连接第四晶体管MN4的栅极。
第六晶体管MN6的第一节点连接地电压VSS，其栅极连接第四晶体管MN4的栅极，其第二节点连接输出节点ONODE。
第二电流源ICS2连接在第五晶体管MN5的第二节点与电源电压VDD之间，并生成第二偏流IB2。第四、第五和第六晶体管MN4、MN5和MN6是NMOS晶体管。第二电流源ICS2可以是一个NMOS晶体管，该晶体管连接在第五晶体管MN5的第二节点与电源电压VDD之间，其栅极施加了一个预定的第二偏压BIAS。
比较单元730将输入电压与输出节点ONODE的输出电压VOUT进行比较，并生成作为第一信号S1的比较结果。比较单元730是比较器，经由正节点接收输入电压VIN和经由负节点接收输出电压VOUT，将输入电压VIN的电平与输出电压VOUT的电平进行比较，并生成作为第一信号S1的比较结果。
下面，将结合图7详细说明本发明第四实施例的AB类缓冲放大器700的操作。
AB类缓冲放大器700的第一和第二电流控制器720的结构与图4所示的第一实施例的AB类缓冲放大器的第一和第二电流控制器400的结构相同。只有比较单元730的结构不同。换言之，第一实施例的比较单元430使用第一和第二比较器431和432。然而，第四实施例的比较单元730被配置为单一比较器。
如果输出电压VOUT的电平高于输入电压VIN的电平，比较单元730输出第二逻辑电平的第一信号S1。第二逻辑电平使第二晶体管MP2饱和并使第五晶体管MN5截止。
如果第二晶体管MP2饱和，则第一电流控制器710作为一个电流镜型装置操作，以便通过第一晶体管MP1的大小与第三晶体管MP3的大小的比值来控制静态电流IQ的量。
如果第五晶体管MN5截止，第二电流控制器720的第四和第六晶体管MN4和MN6的栅极电压上升，于是形成从输出节点ONODE到地电压VSS的电流路径。因而，可以快速吸收电流，使输出电压VOUT的电平变低。
反之，如果输出电压VOUT的电平低于输入电压VIN的电平，则比较单元730输出第一逻辑电平的第一信号S1。第一逻辑电平可以使第二晶体管MP2截止，并且使第五晶体管MN5饱和。
如果第五晶体管MN5饱和，第二电流控制器720则作为一个电流镜型装置操作，以便根据第四晶体管MN4的大小与第六晶体管MN6的大小的比值控制静态电流IQ的量。
如果第二晶体管MP2截止，第一电流控制器710的第一和第三晶体管MP1和MP3的栅极电压变低，形成从电源电压VDD到输出节点ONODE的电流路径。能够快速供应电流，使输出电压VOUT的电平变高。
如果AB类缓冲放大器700作为一个缓冲器操作，则输出电压VOUT的电平等于输入电压VIN的电平。这里，比较单元730以饱和第二和第五晶体管MP2和MP5的一个电平生成第一信号S1，以便减小静态电流IQ的量。
比较单元730输出具有使第二和第五晶体管MP2和MN5饱和的电压电平的第一信号S1，以便减小静态电流IQ的量。该比较单元730可以由本领域的熟练技术人员实现，因此省略详细说明。
本发明第四实施例的AB类缓冲放大器700除了比较单元730的结构外，与第一实施例的AB类缓冲放大器400相同，因而省略对第三实施例操作的详细说明。
如上所述，本发明的AB类缓冲放大器通过自由控制静态电流量以及容易地供应和吸收流入放大器输出节点的静态电流，可以驱动使用大电流的外部电路。
尽管结合优选实施例具体显示和说明了本发明，但是本领域的熟练技术人员将会明白，在不背离权利要求所定义的精神和范围的条件下，可以做出形式和细节上的各种变化。
权利要求
1.一种能够控制静态电流的AB类缓冲放大器，所述AB类缓冲放大器包括一个第一电流控制器，响应第一信号的第一逻辑电平把电流供应到输出节点，并且响应第一信号的第二逻辑电平将输入电压缓冲和输出到输出节点；和一个第二电流控制器，响应第二信号的第二逻辑电平从输出节点吸收电流，并且响应第二信号的第一逻辑电平将输入电压缓冲并输出到输出节点。
2.根据权利要求1所述的AB类缓冲放大器，还包括比较单元，该比较单元将输入电压与输出节点的输出电压进行比较，并响应比较结果产生第一和第二信号。
3.根据权利要求1所述的AB类缓冲放大器，其中比较单元包括一个第一比较器，经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，并产生第一信号；和一个第二比较器，经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，并产生第二信号。
4.根据权利要求1所述的AB类缓冲放大器，其中，如果输入电压高于输出电压，则以第一逻辑电平产生第一和第二信号，如果输入电压低于输出电压，则以第二逻辑电平产生第一和第二信号。
5.根据权利要求1所述的AB类缓冲放大器，其中，第一电流控制器包括一个第一晶体管，其第一节点连接电源电压；一个第二晶体管，其第一节点连接第一晶体管的第二节点，其栅极供应第一信号，其第二节点连接第一晶体管的栅极；一个第三晶体管，其第一节点连接电源电压，其栅极连接第一晶体管的栅极，其第二节点连接输出节点；和一个第一电流源，连接在第二晶体管的第二节点与地电压之间，并且产生第一偏流。
6.根据权利要求5所述的AB类缓冲放大器，其中，第一至第三晶体管是PMOS晶体管。
7.根据权利要求5所述的AB类缓冲放大器，其中，第一电流源是NMOS晶体管，该晶体管连具有施加有一个预定的第一偏置电压的一个栅极。
8.根据权利要求1所述的AB类缓冲放大器，其中，第二电流控制器包括一个第四晶体管，其第一节点连接地电压；一个第五晶体管，其第一节点连接第四晶体管的第二节点，其栅极连接第二信号，其第二节点连接第四晶体管的栅极；一个第六晶体管，其第一节点连接地电压，其栅极连接第四晶体管的栅极，其第二节点连接输出节点；和一个第二电流源，连接在第五晶体管的第二节点与电源电压之间，并且产生第二偏流。
9.根据权利要求8所述的AB类缓冲放大器，其中第四至第六晶体管是NMOS晶体管。
10.根据权利要求8所述的AB类缓冲放大器，其中第二电流源是PMOS晶体管，该晶体管具有一个加有预定偏置电压的栅极。
11.一种能够控制静态电流的AB类缓冲放大器。该AB类缓冲放大器包括一个第一电流控制器，响应第一信号的第一逻辑电平而截止，并且响应第一信号的第二逻辑电平而导通，以便把电流供应到输出节点；和一个第二电流控制器，响应第二信号的第二逻辑电平从输出节点吸收电流，并且响应第二信号的第一逻辑电平将输入电压缓冲并输出到输出节点。
12.根据权利要求11所述的AB类缓冲放大器，还包括一个差分放大器，经由负节点接收输入电压并且经由正节点接收输出节点的输出电压，并比较输入电压与输出电压，生成作为第一信号的比较结果。一个比较器，经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出电压，生成作为第二信号的比较结果。
13.根据权利要求11所述的AB类缓冲放大器，其中，如果输入电压高于输出电压，则以第二逻辑电平生成第一信号，如果输入电压低于输出节点的输出电压，则以第一逻辑电平生成第一信号，如果输入电压高于输出节点的输出电压，则以第一逻辑电平生成第二信号，如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第二信号。
14.根据权利要求11所述的AB类缓冲放大器，其中第一电流控制器是第一晶体管，其第一节点连接电源电压，其第二节点连接输出节点，其栅极连接第一信号，以及其中第二电流控制器包括一个第二晶体管，其第一节点连接地电压；一个第三晶体管，其第一节点连接第二晶体管第二节点，其栅极连接第二信号，其第二节点连接第二晶体管栅极；一个第四晶体管，其第一节点连接地电压，其栅极连接第二晶体管栅极，其第二节点连接输出节点；一个偏置晶体管，连接在第三晶体管第二节点与电源电压之间，并具有一个施加有预定偏置电压的栅极。
15.根据权利要求14所述的AB类缓冲放大器，其中第一晶体管和偏置晶体管是PMOS晶体管，第二至第四晶体管是NMOS晶体管。
16.一种能够控制静态电流的AB类缓冲放大器，该AB类缓冲放大器包括一个第一电流控制器，响应第一信号的第一逻辑电平而导通，以便从输出节点吸收电流，并且响应第二信号的第二逻辑电平而截止。一个第二电流控制器，响应第二信号的第一逻辑电平将电流供应到输出节点，并且响应第二信号的第二逻辑电平把输入电压缓冲并输出到输出节点。
17.根据权利要求16所述的AB类缓冲放大器，还包括一个差分放大器，经由负节点接收输入电压和经由正节点接收输出节点的输出电压，比较输入电压与输出电压，并生成作为第二信号的比较结果；和一个比较器，经由正节点接收输入电压和经由负节点接收输出电压，比较输入电压与输出节点的输出电压，并且生成作为第二信号的比较结果。
18.根据权利要求16所述的AB类缓冲放大器，其中，如果输入电压高于输出电压，则以第二逻辑电平生成第一信号，如果输入电压低于输出电压，则以第一逻辑电平生成第一信号；如果输入电压高于输出电压，则以第一逻辑电平生成第二信号，如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第二信号。
19.根据权利要求16所述的AB类缓冲放大器，其中，第一电流控制器是第一晶体管，其第一节点连接电源电压，其第二节点连接输出节点，其栅极施加有第一信号；和第二电流控制器包括一个第二晶体管，其第一节点连接电源电压；一个第三晶体管，其第一节点连接第二晶体管的第二节点，其栅极连接第二信号，其第二节点连接第二晶体管栅极；和一个第四晶体管，其第一节点连接电源电压，其栅极连接第二晶体管栅极，其第二节点连接输出节点；和一个偏置晶体管，连接在第三晶体管第二节点与地电压之间，并具有一个施加有预定偏置电压的栅极。
20.根据权利要求19所述的AB类缓冲放大器，其中，第一晶体管和偏置晶体管是NMOS晶体管，第二至第四晶体管是PMOS晶体管。
21.一种能够控制静态电流的AB类缓冲放大器。该AB类缓冲放大器包括一个第一电流控制器，响应第一信号的第一逻辑电平将电流供应到输出节点，并且响应第一信号的第二逻辑电平将输入电压缓冲并输出到输出节点；一个第二电流控制器，响应第一信号的第一逻辑电平缓冲输入电压并将其输出到输出节点，并且响应第一信号的第二逻辑电平从输出节点吸收电流；和一个比较单元，比较输入电压的电平与输出电压的电平，并生成作为第一信号的比较结果。
22.根据权利要求21所述的AB类缓冲放大器，其中，比较单元是一个比较器。该比较器经由正节点接收输入电压和经由负节点接收输出节点的输出电压，比较输入电压与输出电压，并生成作为第一信号的比较结果。
23.根据权利要求21所述的AB类缓冲放大器，其中，如果输入电压高于输出节点的输出电压，则以第一逻辑电平生成第一信号；如果输入电压低于输出节点的输出电压，则以第二逻辑电平生成第一信号。
24.根据权利要求21所述的AB类缓冲放大器，其中第一电流控制器包括一个第一晶体管，其第一节点连接电源电压；一个第二晶体管，其第一节点连接第一晶体管的第二节点，其栅极连接第一信号，其第二节点连接第一晶体管栅极；一个第三晶体管，其第一节点连接电源电压，其栅极连接第一晶体管栅极，其第二节点连接输出节点；和一个第一电流源，连接在第二晶体管第二节点与地电压之间，并生成第一偏流。
25.根据权利要求24所述的AB类缓冲放大器，其中第一至第三晶体管是PMOS晶体管。
26.根据权利要求24所述的AB类缓冲放大器，其中第一电流源是一个NMOS晶体管，该晶体管具有一个施加有预定的第一偏置电压的栅极。
27.根据权利要求21所述的AB类缓冲放大器，其中第二电流控制器包括一个第四晶体管，其第一节点连接地电压；一个第五晶体管，其第一节点连接第四晶体管的第二节点，其栅极供应第一信号，其第二节点连接第四晶体管栅极；一个第六晶体管，其第一节点连接地电压，其栅极连接第四晶体管栅极，其第二节点连接输出节点；一个第二电流源，连接在第五晶体管第二节点与电源电压之间，并生成第二偏流。
28.根据权利要求27所述的AB类缓冲放大器，其中第四至第六晶体管是NMOS晶体管。
29.根据权利要求27所述的AB类缓冲放大器，其中第二电流源是PMOS晶体管，并且具有一个施加了预定第二偏置电压的栅极。
全文摘要
本发明公开了一种控制静态电流的AB类缓冲放大器。该AB类缓冲放大器包括一个第一电流控制器和一个第二电流控制器。第一电流控制器响应第一信号的第一逻辑电平把电流供应到输出节点，并且响应第一信号的第二逻辑电平将输入电压缓冲和输出到输出节点。第二电流控制器响应第二信号的第二逻辑电平从输出节点吸收电流，并且响应第二信号的第一逻辑电平将输入电压缓冲并输出到输出节点。如果输入电压高于输出电压，则以第一逻辑电平产生第一和第二信号；如果输入电压低于输出电压，则以第二逻辑电平产生第一和第二信号。所以，AB类缓冲放大器通过自由控制静态电流量并容易地供应和吸收流入放大器输出节点的静态电流。
文档编号H03F1/30GK1457146SQ0312309
公开日2003年11月19日 申请日期2003年4月30日 优先权日2002年5月7日
发明者李载渊, 韩俊锡 申请人:三星电子株式会社