专利名称：脉冲发生器的制作方法
技术领域：
本发明涉及一种包括延迟元件的串联耦合的脉冲发生器，每两个相继的延迟元件被耦合在多个耦合点中，所述延迟元件的串联耦合具有分别耦合到第一信号和第二信号的第一端和第二端，所述信号具有相同的频率并被相互移相。
脉冲、即二进制信号或正弦信号通常是利用参考晶体振荡器和压控振荡器(VCO)产生的。晶体振荡器和VCO被连接在PLL配置中。当高速脉冲是必要的时候，VCO必须产生高频信号。建立一个超过5GHz的VCO并不是一个简单的任务。主要的问题是相位噪声和调谐范围。因此，要产生周期小于0.2ns的脉冲是困难的，特别在抖动需要(jitter needs)小于几皮秒时肯定是这样。在PLL中的抖动量与在PLL中包括的环路滤波器的带宽有关。带宽越大，抖动越低。为了稳定起见，环路带宽必须比参考时钟低10倍。因此，高的参考时钟频率是有帮助的。
US-A-5,838,178描述了一种包括体现在其中的锁相环(PLL)的倍频器。PLL包括将连续的相移信号提供给由异或(XOR)门组成的逻辑加法器的多个延迟元件。可以看出，至少三级XOR门是必须的，XOR门的总数至少为7。当所述门在单个芯片上集成时，增加了由PLL使用的面积，并隐含地增加了它的价格。还可以看出，存在与XOR相关的附加延迟，使得难于实现精确持续时间的脉冲产生。此外，由于只使用了数字门，所以在它们的输入端处提供的信号必须是具有高斜率边沿的二进制信号。
因此，本发明的一个目的是获得一种具有减少的价格和低抖动的高频脉冲发生器。
根据本发明，这是在根据第一段的设备中实现的，该设备的特征在于，它还包括耦合到两个彼此不同的耦合点的过零检测器以用来产生输出脉冲，所述输出脉冲具有由在两个不同耦合点之间的延迟元件个数与延迟元件的串联耦合的总延迟之间的比率确定的持续时间。考虑到各自的延迟di对应于每个延迟元件Di，通过所述延迟元件的总延迟是 相移i对应于各自的延迟di。让我们假定在第一信号和第二信号之间的总相移是Φ。因此，与延迟元件Di相关联的相移是i/Φ。考虑到信号幅度是在+和-的相同电压之间，即信号是双极性的，将这些延迟与明确定义的信号的幅度电平相关是适宜的，并且合适的电平是零电压电平。如果信号是单极性的，则可使用对应于在最大电压和最小电压之间的平均电压的电平。
在本发明的一个实施例中，耦合到移相器的振荡器产生第一信号和第二信号。一种产生相移信号的相对简单的方式是在振荡器和移相器之间进行耦合。移相器提供了一个其频率基本上等于由振荡器产生的信号的频率并被相互移相的信号。相移的值确定了用来产生具有规定持续时间的脉冲的延迟元件的必要数量。要指出的是，每当正交振荡器可用时，如在现代通信系统中一样，第一和第二信号可以是同相的，并且可以是由振荡器产生的正交信号。因此，获得了成本和复杂度的进一步降低。
在本发明的另一个实施例中，延迟元件包括等值电阻装置。电阻装置非常适合用作延迟元件，因为它们不引入附加相移，并且从而不引入附加的寄生延迟。此外，利用当今的技术有可能集成非常高精度的电阻并因此获得基本上等值的延迟。
在本发明的另一个实施例中，过零检测器是一个锁存器。众所周知，锁存器是在数字时序电路设计中使用的双稳态设备。每当第一信号大于0时，锁存器就产生逻辑1，而当第二信号大于0时，锁存器就产生逻辑0。首先可以看到，使用互补输入信号也可以产生所述脉冲。此外，输出脉冲也可以与上述情形互补。事实上，存在利用锁存器来获得输出脉冲的多种可能的组合，所述组合对本领域技术人员来说是显而易见的。
根据下面参考附图的本发明的示例性实施例的描述，本发明的上述和其它的特征和优点将是显然的，其中
图1描绘了根据本发明的脉冲发生器，图2描绘了利用正交信号和电阻的脉冲发生器的实施例，以及图3描绘了由正交振荡器产生的同相和Q相信号。
图1描绘了根据本发明的脉冲发生器。所述脉冲发生器包括延迟元件D1、D2、D3、D4、D5的串联耦合。每两个相继的延迟元件D1、D2、D3、D4、D5在多个耦合点A1、A2、A3、A4中相互耦合。延迟元件D1、D2、D3、D4、D5的串联耦合具有分别耦合到第一信号y和第二信号的第一端A0和第二端A5。信号x、y具有相同的频率，并且被相互移相。所述脉冲发生器还包括耦合到两个不同耦合点A2、A3并产生输出脉冲O的过零检测器3，所述输出脉冲O具有由在两个不同耦合点之间的延迟元件个数与延迟元件的串联耦合的总延迟之间的比率确定的持续时间。考虑到各自延迟di对应于每个延迟元件Di，通过所述延迟元件的总延迟是 相移i对应于各自的延迟di。让我们假定在第一信号和第二信号之间的总相移是Φ。因此，与延迟元件Di相关联的相移是i/Φ。考虑到信号幅度是在+和-的相同电压之间，即信号是双极性的，所以将这些延迟与明确定义的信号的幅度电平相关是适宜的，并且合适的电平是零电压电平。如果信号是单极性的，则可使用对应于在最大电压和最小电压之间的平均电压的电平。信号x、y分别由耦合到移相器2的振荡器1来产生。
相对较高频率的脉冲的产生机制利用图2来进行讨论，所述图2描绘了利用正交信号和电阻的脉冲发生器的实施例。电阻非常适合被用作延迟元件，因为它们不引入附加相移，并且从而不引入附加的寄生延迟。此外，利用当今的技术有可能集成非常高精度的电阻并因此获得基本上等值的延迟。
此外，让我们考虑所有的电阻具有基本上相等的值，因此，它们提供了基本上相等的延迟。除此以外，我们还提出了下面的概念。假定我们拥有正交振荡器10，其产生频率等于1GHz的正弦信号。对于此频率可以获得相对较低的相位噪声(在1MHz偏移处是-140dBc)，其中振荡器具有相对较大的调谐范围(2∶1或更大)。对于1GHz信号，正弦输出信号I和Q中的任一个的过零都被分离0.5ns。考虑I信号作为参考，则Q信号与信号I相比被延迟了0.25ns，因为信号是正交的。因为所述延迟元件是等值的，所以结果是，在A0和A1之间连接的电阻处的过零与I信号相比被延迟了0.05ns，而在A1和A2之间连接的电阻处的过零被延迟了0.1ns。在图3中绘出了I/Q信号和中间信号。通常，对于n个相同的电阻，在节点j处具有的延迟时间与I信号相比等于0.25ns/n*j，而对于n个电阻，通常在相邻电阻之间的延迟是0.05ns或0.25ns/n。我们可以利用过零来驱动快速锁存器以产生脉冲。在使用相邻电阻的情况下，如果I和Q信号是1GHz的正弦信号，则脉冲是0.05ns或20GHz。在图2中，锁存器30被耦合到在电阻之间的两个相继的连接点A2和A3。每当信号Q大于0时，锁存器就产生逻辑1，而当信号I大于0时，锁存器就产生逻辑0。首先可以看到，使用互补输入信号(当考虑双极性信号时即小于0的信号)也可以产生所述脉冲。此外，输出脉冲也可以与上述情形互补。事实上，存在利用锁存器来获得输出脉冲的多种可能的组合，所述组合对本领域技术人员来说是显而易见的。
根据实验可知，由锁存器引入的直至10GHz频率的噪声比正交振荡器10小得多，因此将不影响过零。因此，在这种情况下，有可能由振荡器10产生精确的0.1ns的脉冲，所述振荡器10提供具有1GHz频率的输出信号。可以考虑到，可以是压控的正交振荡器10在锁相环中被锁定以保持低的相位噪声，因此保持低的输出脉冲的抖动。在图2中的电阻应该彼此匹配。目前，对于18个电阻组成的阶梯，14比特的精度是可能的。然而，在图2中只使用了5个电阻。
让我们假定在电阻中的失配引起了幅度误差ΔA＝2Aπfi·Δt. (1)在关系式(1)中，假定振荡器10产生具有幅度A和频率fi的正弦信号。与失配相关的幅度误差可以表示为ΔAA=2-B···(2)]]>其中B是在精度中的比特数。因此，延迟误差可以表示为如关系式(3)中一样Δtmax=2-Bπf1···(3)]]>作为例子，让我们考虑电阻匹配的10比特精度，并且振荡器10产生具有1GHz的频率的正交信号I、Q。结果是，对于在5电阻阶梯上的100ps脉冲，频率fi是10GHz。因此，于是发现由于失配引起的时间误差是0.03ps，其比对于100ps脉冲的可接受的精度更好。
原则上，这个技术可以用在需要快速和精确脉冲的地方。用于无线通信的新的原理正在开发，其称为超宽带通信。在这个概念中，信息是在时域而不是在频域。10MHz的脉冲被产生，并且数据在一个确切的时间帧中在、此脉冲上进行调制。为了产生这个时间帧，需要脉冲的精度是1ps，其可根据上述例子被容易地获得。然而，这不能很平常地从商用晶体中获得，所述所述商用晶体通常具有3-6ps的精度。
要提到的是，本发明的保护范围不限于在此描述的实施例。本发明的保护范围也不受权利要求书中的附图标记的限制。词语“包括”并不排除除了权利要求中提到的那些部件以外的其它部件。在元件前的词语“一(个)”并不排除多个那些元件。形成本发明的一部分的装置可以以专用硬件的形式或以编程目的的处理器的形式来实现本发明在于每个新特征或特征的组合。
权利要求
1.一种包括延迟元件的串联耦合的脉冲发生器，每两个相继的延迟元件被耦合在多个耦合点中，所述延迟元件的串联耦合具有分别耦合到第一信号和第二信号的第一端和第二端，所述第一和第二信号具有相同的频率并被相互移相，所述脉冲发生器的特征在于，它还包括耦合到两个彼此不同的耦合点的过零检测器以用来产生输出脉冲，所述输出脉冲具有由在两个不同耦合点之间的延迟元件个数与延迟元件的串联耦合的总延迟之间的比率确定的持续时间。
2.如权利要求1中要求的脉冲发生器，其中所述第一信号和第二信号是由耦合到移相器的振荡器产生的。
3.如权利要求1中要求的脉冲发生器，其中所述延迟元件包括等值电阻装置。
4.如权利要求3中要求的脉冲发生器，其中所述第一信号和第二信号是被相互移位的正交信号。
5.如权利要求4中要求的脉冲发生器，其中所述被相互移位的正交信号是由正交振荡器产生的。
6.如前面权利要求的任意一个所要求的脉冲发生器，其中所述过零检测器是锁存器。
全文摘要
一种包括延迟元件(D1，D2，D3，D4，D5)的串联耦合的脉冲发生器，每两个相继的延迟元件(D1，D2，D3，D4，D5)被耦合在多个耦合点(A1，A2，A3，A4)处，所述延迟元件(D1，D2，D3，D4，D5)的串联耦合具有分别耦合到第一信号(y)和第二信号(x)的第一端(A0)和第二端(A5)，所述第一和第二信号(x，y)具有相同的频率并被相互移相，所述脉冲发生器的特征在于，它还包括耦合到两个彼此不同的耦合点(A2，A3)的过零检测器(3)以用来产生输出脉冲(O)，所述输出脉冲具有由在两个不同耦合点之间的延迟元件个数与延迟元件的串联耦合的总延迟之间的比率确定的持续时间。
文档编号H03K5/06GK1689229SQ03824266
公开日2005年10月26日 申请日期2003年9月19日 优先权日2002年10月16日
发明者D·M·W·伦埃尔茨, G·范德维德 申请人:皇家飞利浦电子股份有限公司