专利名称：模拟－数字转换器的制作方法
技术领域：
本发明总体涉及一种模拟-数字转换器(ADC)。更特别地，公开了失真校正模拟-数字转换器(DCADC)和用于校正失真的方法。
背景技术：
模拟-数字转换器(ADC)是一种被用于将连续时间信号映射到采样时间的数字值的装置。它被广泛使用在电子系统中。
一个理想的ADC在其输出中没有任何误差。被一个理想ADC采样的正弦输入信号在频域不会有任何谐波。然而在实践中，ADC不是理想的。ADC元件的失配和非线性引入了使得ADC的输出失真的误差。采样的正弦信号在频域有谐波，并且信号保真度被降低。
可以通过微调ADC来提高ADC的质量，以获得期望的转换特性。
图1是一个说明用于提高ADC质量的系统的框图。一个数字化正弦参考信号被发送到一个16位数字-模拟转换器(DAC)102。该DAC具有良好的转换特性和低噪声。它的输出被发送到一个待测的16位ADC104。该ADC采样该DAC的输出，同时将其输出发送到一个执行快速傅立叶变换(FFT)的滤波器106。如果FFT的输出被确定为具有明显的谐波失真，则对ADC的某些组件进行微调。此微调处理通常改变ADC的电阻或电容，这样可以减小ADC的谐波失真。
关于微调技术有几个问题。需要花时间去测试和微调ADC，这样增加了制造成本。微调电路的设计也增加了ADC的复杂度。此外，对电路进行微调以便对于一个频率调节ADC的转换特性可能会反过来影响对其它频率的ADC转换特性。理想的是具有这样一种技术，其能校正ADC中的失真，同时不增加电路的复杂度或制造成本。如果此技术能校正在ADC的整个操作频谱上的失真，那么该技术将是有用的。
附图简述本发明通过下列配合附图进行的详细描述将很容易被理解，其中相同的附图标记指示相同的组成元件，其中图1是说明一个被用于提高ADC质量的系统的框图。
图2A是说明根据一个实施例的模拟-数字转换器的操作的框图。
图2B是说明一个根据本发明一个实施例的失真校正模拟-数字转换器的框图。
图3是说明一个根据本发明一个实施例的带有失真的模拟-数字转换器模型的框图。
图4A是说明一个根据本发明一个实施例的在训练模式下的DCADC的框图。
图4B是说明在图4A中所示的ADC实施例的稳定状态操作的框图。
图5是说明一个使用一个噪声信号源来训练的DCADC实施例的框图。
图6是说明一个使用一个低噪声数字-模拟转换器来训练的另一个失真校正模拟-数字转换器实施例的框图。
图7是说明一个使用一个加噪数字-模拟转换器来训练的另一个失真校正模拟-数字转换器实施例的框图。
图8是说明根据本发明一个实施例的失真校正模拟-数字转换器的稳定状态配置的框图。
图9A是说明根据本发明一个实施例的在一个失真校正模拟-数字转换器中被使用的数字信号处理器的细节的框图。
图9B说明了在图9A中所展示的线性滤波器900的细节。
图10是说明一个根据本发明一个实施例的多级失真校正模拟-数字接收机的框图。
图11是说明一个根据本发明一个实施例的包括一个失真校正模拟-数字转换器的接收机电路的框图。
具体描述本发明能以许多方式实施，包括作为一种处理、一个设备、一个系统、一个事件组合、一个计算机可读介质(例如一个计算机可读存储介质)或者一个计算机网络(其中程序指令通过光学或电子通信链路被发送)来实施。在本说明书中，这些实现方式或本发明所采取的任何其它形式被称为“技术”。通常，所公开的处理的步骤顺序可以在本发明的范围内被改变。
下面连同说明本发明原理的附图提供对一个或多个本发明实施例的详细描述。本发明联系这些实施例而被描述，但本发明不限于任何实施例。本发明的范围仅通过权利要求书被限定，同时本发明包含多种替换方案、修改和等效方案。在下列描述中阐述了多个特定细节以提供对本发明的彻底理解。这些细节被提供用于举例的目的，并且本发明可以根据不具有这些特定细节的权利要求书来实现。为了清楚起见，并没有对本发明所涉及的技术领域内已知的技术材料进行详细描述，以免不必要地模糊本发明。
公开了一种用于在模拟-数字转换器的输出中校正失真的改进的技术。在一些实施例中，失真校正模拟-数字转换器(DCADC)使用一个校准模块，该校准模块被训练来补偿在传统ADC的输出中的失真。在一些实施例中，该校准模块对于最高有效位(MSB)对最低有效位(LSB)的干扰影响进行建模。该校准模块可以使用一个随机噪声发生器、一个传统数字-模拟转换器(DAC)或一个加噪DAC来训练。在一些实施例中，该校准模块包括一个非线性数字信号处理器(DSP)，其包括线性滤波器和非线性原件。所述DCADC可以包括几个ADC级和几个校准模块。在一些实施例中，所述DCADC可以被用来校正整个电路中的失真。所描述的技术被应用于多种类型的ADC体系结构，包括流水线式结构、折叠结构以及西格马-德耳塔结构。
图2A是描述根据一个实施例的模拟-数字转换器的操作的框图。ADC 200具有N位的输出，这里N是一个整数。该ADC的每个量化的输出位被定义为mj，这里j∈{0，1，...，N-1}以及mj∈{0，1}。输入到ADC 200的是模拟信号204，其能被表示为如下x＝mN-12N-1+mN-22N-2...+m121+m020+u (等式1)这里u是低于最小ADC量化电平的信号值。
一个理想ADC的输出能被表示为yi＝mN-12N-1+mN-22N-2...+m121+m020(等式2)在实践中，ADC输出有一些失真。它的输出可以被看作两个分量的组合一个理想输出分量206和一个失真分量208。这两个分量被组合，以给出实际的输出210。如在这里使用的那样，所述组合指的是对两个或更多信号执行减法、加法或者任何其它合适的运算。
图2B是说明一个根据本发明一个实施例的失真校正模拟-数字转换器的框图。此DCADC包括一个ADC 250以及一个校准模块254，该ADC包括一个将模拟信号转换为数字信号的数字化电路。此DCADC的各个组件可以以单个集成电路、分立组件或任何其它合适的方案来实施。ADC 250的输出包括一个理想输出分量260和一个失真输出分量262。校准模块254被用于产生一个对该失真输出分量进行建模的信号。组合器266从ADC的输出中减去该校准模块的输出，从而输出近似为理想输出的输出信号268。
所述失真输出分量能被如下建模y＝mN-1kN-12N-1+mN-2kN-22N-2...+m1k121+m0k020(等式3)这里ki是一个理想地等于1的常数，但是当失真存在时可以以一定的量化偏差偏离1。
例如，如果kN-1＝1.001并且如果mN-1＝1，则mN-1kN-12N-1一项对量化的贡献为2N-1+0.001·2N-1，这里2N-1为所期望的输出位，同时0.001·2N-1为失真；如果mN-1＝0，则此项对失真误差没有贡献。相同的分析可以应用到任何mj。
其它等式也可以被用于对更复杂的失真形式进行建模。在一些实施例中，所述输出也包括一个分量u，其表示作为位的截项的函数的失真，如下u＝mN-1qN-1mN-2qN-22N-2+mN-2qN-2mN-3qN-32N-3(等式4)
对于在最高有效位(MSB)和最低有效位(LSB)中的相同量化误差偏差，更高阶的位对失真的贡献比更低阶的位更大。回到等式3，在一个其中N＝8的ADC中，k1和kN-1均为0.001，相应的对失真的贡献为对于位1的0.001·21和对于位7的0.001·27。因此，在实践中，大部分ADC的输出失真来自于其更高阶的位的量化偏差。此外，更高阶的位的贡献比起更低阶的位的贡献在几何上更显著。因此，DCADC无需校正与更低阶的位有关的误差就能获得良好的性能。
图3是说明一个根据本发明一个实施例的具有失真的模拟-数字转换器模型的框图。信号300是到一个N位ADC的模拟输入，其被表示为Xn。该ADC的理想输出被分为两个分量，信号302和304。分量302包括k位的最高有效位。分量304包括(N-k)位的最低有效位。组合器305组合信号302和304，输出一个理想ADC信号306。为了近似失真的影响，仅通过失真模型312对最高有效位进行操作。该失真模型的输出(信号308)为失真分量。理想输出306和失真分量308被组合以产生实际输出，即信号310。
在一些实施例中，一个ADC的实际输出能被表示为如下w＝mN-12N-1+mN-22N-2...+m121+m020+f(mN-1，mN-2，mN-3，mN-4)(等式5)这里，f(mN-1，mN-2，mN-3，mN-4)为失真模型的转移函数。在一些实施例中，它是更高阶的位的非线性函数。应该注意到，由更低阶的位导致的失真被忽略，同时对于该非线性函数选择的更高阶的位的数量取决于具体实现方式，并且可以对于其它实施例而改变。可替换地，w可以被表示为w＝y+f(mj) (等式6)这里y是理想ADC输出，同时f(mj)是输出位的一个非线性函数。
量化误差ε能被表示为实际输出和输入之间的差ε＝w-x＝f(mN-1，mN-2，mN-3，mN-4)-u(等式7)在一些实施例中，DCADC包括一个校准模块，该校准模块被训练来对ADC的非线性失真分量f(mN-1，mN-2，mN-3，mN-4)进行建模。ADC的输出能通过从其实际输出中减去所述非线性失真分量而被校正。图4A是说明一个根据本发明一个实施例的在训练模式下的DCADC的框图。在这个实施例中，该校准模块包括一个数字信号处理器(DSP)422。信号400是到ADC 420的模拟输入信号。该ADC的输出包括一个理想输出信号404和一个失真分量406。信号404和406被组合以形成该ADC的实际输出408。信号408被发送到DSP 422，其输出一个估计失真信号414。DSP 422适于通过最小化该估计失真和输出失真之间的差来改进其估计失真。
信号402是信号400的理想的数字化形式，其被用于训练所述校准模块。信号402实际上是没有失真的。从信号408中减去该信号402，以便形成一个失真信号412。该失真信号与所模拟的失真信号之间的差(信号418)是误差适配信号。信号418被反馈到DSP以使该DSP可以对其本身进行适配，以便最小化该误差适配信号同时更好地对失真进行建模。DSP的细节及其适配技术将随后被讨论。
图4B是说明在图4A中所示的ADC实施例的稳定状态操作的框图。在稳定状态下，该DSP的适配路径断开。DSP使用其在训练处理期间获得的配置来对失真进行建模并且输出一个失真信号460。该失真信号被从ADC的输出(信号456)中减去。所得到的信号458为经过误差校正的，并且比起信号456具有小得多的失真。
在实践中，可能无法获得理想的训练信号。几种不需要理想训练信号的方法被讨论。这些方法利用了这样的原理对于理想的ADC，不相关的模拟输入信号导致不相关的量化输出位。下面的例子说明了此原理。
假设总体失真相对较小，则失真量可以用LSB来表示。使得非线性失真为如下f(mN-1，mN-2，mN-3，mN-4)＝mN-121+mN-220(等式7)DSP的实际输出能被表示为如下w＝mN-12N-1+mN-22N-2...+(m1+mN-1)21+(m0+mN-2)20(等式8)位N-1和1由于它们都具有公共分量mN-1因而是相关的；位N-2和0由于它们都具有公共分量mN-2因而是相关的。
在此例中，校准模块被训练以输出一个被从w中减去的模拟失真信号(mN-1)21+(mN-2)20。所得到的信号是一个近似等于理想ADC输出的经校正的输出。
为了正确地训练校准模块，ADC的训练输入信号优选地是随机的、均匀分布的且不相关的。图5是说明一个使用一个噪声信号源来训练的DCADC实施例的框图。均匀噪声信号源500提供一个随机且不相关的模拟信号516。此均匀噪声信号源可以使用一个热噪声源或任何其它适当的元件来实现。信号516被发送到ADC 502。如果ADC 502是理想的，其输出将是随机不相关的位。然而在实践中，ADC不是理想的，并且其输出位不是完全不相关的。在此实施例中，ADC 502的输出w与在等式8中所示的w相同。该ADC的输出信号506包括两个MSB，并且能被表示为如下yMSB＝mN-12N-1+mN-22N-2(等式9)该ADC的输出信号510包括两个LSB以及与MSB相关联的失真分量。其能被表示为yLSBE＝(m121+m020)+(mN-121+mN-220) (等式10)DSP 504对与MSB相关联的ADC的失真进行建模。其输出信号508被从信号510中减去。所得到的适配信号512近似为无失真的LSB。换句话说，在信号512中的各个位是近似随机的；在信号中的任何相关性主要是由于该DSP的模型与实际失真函数之间的差造成的。信号512被反馈到该DSP以便对其操作进行适配，从而滤除在各MSB和各LSB之间的任何干扰。在一些其中相关性是非线性的实施例中，所述DSP是一个非线性滤波器。非线性DSP的细节将在图9A和9B中被讨论。
图6是说明一个使用一个低噪声数字-模拟转换器来训练的另一个失真校正模拟-数字转换器实施例的框图。ADC 602具有N位的线性度。DAC 600是一个低噪声K位DAC，这里K优选地小于N。DAC600优选地具有优于N位的线性度。此DAC提供一个输入信号614到ADC。在这个实施例中，ADC 602的输出w与在等式8中所示的相同。该ADC的输出信号606包括两个MSB，并且能表示为等式9。
由于DAC 600具有比ADC 602更少的位，因此如果该ADC是理想的，则该ADC的各LSB将是零。当失真存在时，各LSB包括来自各MSB的分量。该ADC的输出信号610能表示为如下yLSBE＝mN-121+mN-220(等式11)DSP 604收敛以提供一个抵消信号610的输出608。所得到的适配信号612被反馈到该DSP以用于将其输出调节成更紧密地匹配信号610。使用一个低噪声DAC来提供训练信号允许该DSP更快地收敛。
图7是说明一个使用一个加噪数字-模拟转换器来训练的另一个失真校正模拟-数字转换器实施例的框图。此电路与图6的相似，但是DAC 700可以是一个非理想的、加噪的K位DAC，这里K优选地小于N。不同类型的非理想DAC可以被使用，例如一个动态元件匹配(DEM)DAC。ADC 702的输出信号706包括两个MSB，并且能被表示为等式9。该ADC的输出信号710包括MSB分量和噪声。其能被表示为yLSBE＝mN-121+mN-220+u (等式12)DSP 704收敛以提供一个抵消信号710的输出708。所得到的适配信号712被反馈到该DSP以用于将其输出调节成更紧密地匹配信号710。以一个加噪DAC训练的DSP收敛得比以一个低噪声DAC训练的DSP更慢，但由于加噪DAC通常比低噪声DAC更廉价所以往往更为成本有效。
应该注意的是，使用在图5-7中的训练信号通常覆盖ADC的整个频谱，从而获得对于该ADC的各操作频率的失真校正。
图8是说明根据本发明一个实施例的一个失真校正模拟-数字转换器的稳定状态配置的框图。一旦其校准模块已经收敛，此DCADC就结束其训练周期并且进入稳定状态操作。在稳定状态操作期间，所述DSP的适配反馈路径断开。模拟输入信号800被发送到一个ADC 802以被转换为数字信号。该ADC的输出信号806包括MSB，同时该ADC的输出信号810包括带失真的LSB。信号806被发送到DSP 804，该DSP利用其在训练周期期间获得的系数来复制失真并且产生一个输出信号806。信号806被从信号810中减去，从而得到近似为该ADC的理想的更低阶输出位的信号812。此配置通常可以被应用到DCADC的稳定状态操作中，包括在图5-7中所示的那些操作。
ADC的失真经常是非线性的。使用传统技术来补偿ADC的非线性效应是一个困难的任务。在2003年2月21日提交的标题为“NONLINEAR FILTER(非线性滤波器)”的Batruni的美国专利申请No.10/372,638(代理人案号No.OPTIP001)和在2003年4月18日提交的标题为“NONLINEAR INVERSION(非线性倒相)”的Batruni的美国专利申请No.10/418,944(代理人案号No.OPTIP002)中(在此引用这些专利以作参考)，Batruni描述了用于使用线性元件构造非线性滤波器和用于适配这种非线性滤波器以获得期望的转移特性的改进的技术。这些技术大大降低了与非线性效应补偿相关联的复杂度，同时可以被应用到DCADC的设计和配置中。图9A-9B说明了这些技术中的一些。
图9A是说明根据本发明一个实施例的在一个失真校正模拟-数字转换器中使用的数字信号处理器的细节的框图。一个输入向量X被发送到一组线性前馈滤波器(900，902，904和906)。各滤波器输出被与几个系数(b0，β1，β2和β3)相组合，然后由一组非线性处理器处理。在此实施例中，这些非线性处理器被实施为绝对值算子(908，910和912)。这些绝对值操作的结果被乘以系数C1、C2和C3，并且被组合以形成一个输出信号914。该DSP的转移特性能被表示为如下Y＝ax+b+c1|α1x+β1|+c2|α2x+β2|+c2|α2x+β2|+c3|α3x+β3|(等式13)在训练期间，所述DSP适配其转移函数，这是通过调节其系数以及使用诸如最小均方(LMS)算法的技术和导数的后向传播特性来更好地对信号916的失真分量进行建模。
图9B说明了在图9A中所展示的线性滤波器900的细节。使用一个乘法器950，以一个因子a0来缩放所述输入向量X。该输入也被发送到多个延迟级(952-964)。分别以因子a1-a7来缩放被延迟的信号。被缩放的信号通过一个组合器966而被组合。
图10是说明一个根据本发明一个实施例的多级失真校正模拟-数字接收机的框图。其输入是一个噪声源1000。四个k位ADC(ADC 1)被用于产生一个具有4k位的ADC的输出。在此实施例中，k为5。几个DSP被耦合到各ADC级以抵消更高阶的位对更低阶的位的干扰影响。一旦更高阶的位的影响被从更低阶的位中去除，所得到的位就经受相同的处理即从更低阶的位中去除它们的影响。ADC 1产生最高阶的位A，其被表示为m19219+m18218+m17217+m16216+m15215。最高阶的位被发送到DSP 1，其被训练成从由ADC 1004产生的更低阶的位中去除最高阶的位的干扰影响。所得到的经失真校正的信号1002被表示为n14214+n13213+n12212+n11211+n10210。
ADC 1的输出也被发送到DSP 2和DSP 3，以便分别从由ADC 3和ADC 4产生的更低阶的位中去除干扰的影响，从而获得信号1004和1006。经失真校正的信号1002也被发送到DSP 4和DSP 5来进一步去除其可能具有的对由各DSP产生的更低阶的位的任何干扰影响。类似地，信号1008被发送到DSP 6，该DSP被训练成去除存在于信号1010中的任何干扰。经失真校正的信号1008和1012分别被表示为n929+n828+n727+n626+n525和n424+n323+n222+n121+n020。
应该注意的是在各ADC级中位的数量、级的数量和所使用的DSP的数量是取决于具体实现方式的。相同的一般体系结构能被修改成使用不同数量的ADC级和DSP。
在一个DCADC中的校准模块也可以被用于校正包括该DCADC的整个电路中的失真。出于说明的目的讨论一个接收机电路实例，但是应该注意到，此DCADC也能被用于校正在发射机电路或任何其它适当电路中的失真。
图11是说明一个根据本发明一个实施例的包括一个失真校正模拟-数字转换器的接收机电路的框图。此接收机电路包括一个自动增益控制(AGC)1104、一个缓存器1102以及一个DCADC 1100。有几个信号源可用于训练此电路，包括一个DEM DAC 1108、一个传统低噪声DAC 1110以及一个随机噪声发生器1112。开关1106在训练处理期间选择这些信号源中的一个。DCADC 1100中的校准模块不仅仅适于校正该ADC自身中的失真，还适于校正由所述AGC和缓存器引入的失真。一旦训练完成，开关1106就连接到接口1114，同时该电路操作在其稳定状态模式中，其中整个电路中的失真通过该DCADC的校准模块来校正。
已经公开了一种用于校正输出失真的改进的技术。几个使用校准模块来补偿失真的实施例已经被讨论。此技术在一个宽频谱上提供了低失真输出而没有显著增加ADC的制造成本。
虽然已经出于便于理解的目的相当详细地描述了前述发明内容，但是很明显可以在所附权利要求书的范围内实践特定改变和修改。应该注意，本发明的处理和设备可以有多种替换实现方式。因此，上面的实施例应被看作是说明性而非限制性的，并且本发明不限于这里给出的细节，而是可以在所附权利要求书的范围内对其进行修改。
权利要求
1.一种校正一个模拟-数字转换器的输出失真的方法，包括估计该输出失真；提供一个估计的失真；以及将该模拟-数字转换器的输出与所估计的失真相组合，以便补偿该输出失真。
2.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，其中所述输出失真包括所述模拟-数字转换器的输出失真。
3.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，其中所述输出失真包括一个电路的输出失真，该电路包括所述模拟-数字转换器。
4.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块。
5.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括自适应地训练一个校准模块。
6.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中该校准模块包括一个数字信号处理器。
7.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中该校准模块包括一个非线性滤波器。
8.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中该校准模块包括一个非线性滤波器，并且该非线性滤波器包括与至少一个非线性元件耦合的至少一个线性滤波器。
9.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中该校准模块包括一个非线性滤波器；该非线性滤波器包括与至少一个非线性元件耦合的至少一个线性滤波器；以及该非线性滤波器包括各延迟级。
10.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中训练该校准模块包括将一个模拟信号施加到该模拟-数字转换器和将该模拟信号的数字版本施加到该校准模块。
11.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中训练该校准模块包括将第一信号施加到该模拟-数字转换器和将第二信号施加到该校准模块。
12.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中训练该校准模块包括反馈一个误差适配信号以便适配该校准模块。
13.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中训练该校准模块包括反馈一个误差适配信号以便使用一种最小均方技术来适配该校准模块。
14.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中该校准模块包括一个非线性滤波器；以及训练该校准模块包含将一个信号施加到该校准模块和反馈一个误差适配信号以便适配该非线性滤波器的一个系数。
15.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中所述训练包括选择该模拟-数字转换器的一个最高有效位输出；将所选择的最高有效位输出施加到该校准模块；以及适配该校准模块。
16.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括训练一个校准模块，其中所述训练包括选择该模拟-数字转换器的一个最高有效位输出；将所选择的最高有效位输出施加到该校准模块；以及适配该校准模块以降低所选择的最高有效位输出对该模拟-数字转换器的一个最低有效位输出的干扰。
17.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括使用一个均匀噪声源来训练一个校准模块。
18.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括使用一个数字-模拟转换器来训练一个校准模块。
19.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括使用一个数字-模拟转换器来训练一个校准模块，其中该数字-模拟转换器包括比该模拟-数字转换器更少的输出位。
20.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，进一步包括使用一个动态元件匹配数字-模拟转换器来训练一个校准模块。
21.如在权利要求1中引述的校正一个模拟-数字转换器的输出失真的方法，其中所述输出失真包括一个电路的总体失真，该电路包括该模拟-数字转换器。
22.一种用于校正一个模拟-数字转换器的输出失真的补偿模块，包括一个校准模块，其被配置成估计该输出失真；以及一个组合器，其被配置成将该模拟-数字转换器的输出与所估计的失真相组合以便补偿该输出失真。
23.如在权利要求22中引述的用于校正一个模拟-数字转换器的输出失真的补偿模块，其中该补偿模块被集成到一个误差校正模拟-数字转换器中。
24.一种失真校正模拟-数字转换器，包括一个具有输出失真的数字化电路；一个校准模块，其被配置成估计该输出失真；以及一个组合器，其被配置成将该模拟-数字转换器的输出与所估计的失真相组合以便补偿该输出失真。
25.一种失真校正模拟-数字转换器，包括第一模拟-数字转换器，其被配置成提供第一输出；第二模拟-数字转换器，其被配置成提供具有第一输出失真的第二输出；被耦合到该第一模拟-数字转换器的第一校准模块，其被配置成估计该第一输出失真和提供第一估计失真；以及第一组合器，用于将该第二输出与该第一估计失真相组合，以便补偿该第一输出失真和提供第一经误差校正的信号。
26.如在权利要求25中引述的失真校正模拟-数字转换器，进一步包括第三模拟-数字转换器，其被配置成提供具有第二输出失真的第三输出；被耦合到该第一模拟-数字转换器的第二校准模块，其被配置成估计该第二输出失真和提供第二估计失真；以及第二组合器，用于将该第三输出与该第二估计失真相组合，以便补偿该第二输出失真和提供第二经失真校正的信号。
27.如在权利要求25中引述的失真校正模拟-数字转换器，进一步包括被耦合到该第一组合器的第三校准模块，其被配置成估计从所述第一经误差校正的信号得到的第二经失真校正的信号的一个失真分量以及提供第三估计失真；第三组合器，用于将该第二经失真校正的信号与该第三估计信号相组合，以便提供第三经失真校正的信号。
28.一种校正一个模拟-数字转换器的输出失真的方法，包括确定一个最低有效位中的来自一个最高有效位的所估计的失真；以及将该模拟-数字转换器的输出和所估计的失真相组合，以便补偿该输出失真；其中所述确定是独立于该最低有效位的值而进行的。
全文摘要
公开了一种用于校正一个模拟－数字转换器的输出失真的系统和方法，包括估计该输出失真，提供一个估计的失真，以及将该模拟－数字转换器的输出与所估计的失真相组合以补偿该输出失真。用于校正一个模拟－数字转换器的输出失真的补偿模块包括一个校准模块，其被配置成估计该输出失真；以及一个组合器，其被配置成将该模拟－数字转换器的输出与所估计的失真相组合，以便补偿该输出失真。
文档编号H03M1/06GK1813409SQ200480017969
公开日2006年8月2日 申请日期2004年5月6日 优先权日2003年6月27日
发明者R·G·巴特鲁尼 申请人:奥普蒂科伦公司