专利名称：振荡器的制作方法
技术领域：
本发明涉及生成电振荡信号的振荡器，特别涉及其动作的稳定化。
背景技术：
图6是以前的振荡器的方框图。该振荡器包含电流控制型振荡电路2、锁相电路(PLLPhase Locked Loop)4、基准信号源6、低通滤波器(LPFLow PassFilter)8、振荡频率控制电路10而构成。
电流控制型振荡电路2是多级连接根据振荡频率控制电路10输出的电流可变控制从输入端向输出端的信号的传输时间的内插形延迟电路的差动型环形振荡器。
PLL4生成输出根据电流控制型振荡电路2输出的输出振荡信号Vout和基准信号源6输出的基准信号的相位差的振荡频率控制电压Vtune。图7是表示以前PLL4结构的模式电路图。PLL4包含相位比较电路12、开关控制电路14、场效应晶体管(FETField Effect Transistor)16、18而构成。相位比较电路12输入输出振荡信号Vout和基准信号S，检测这些信号间的相位差。开关控制电路14接收相位比较电路12的比较结果信号，生成选择地将FET16、18设为导通状态的开关控制信号。FET16是连接在正电压的电源Vcc和Vtune的输出端子间的P沟道FET，从开关控制电路14对其栅施加开关控制信号CP。另外，FET18是连接在接地电位GND和Vtune的输出端子间的N沟道FET，从开关控制电路14对其栅施加开关控制信号CN。例如，在Vout比基准信号S相位超前期间，CP是L(Low)电平，FET16成导通状态。因此，Vtune上升。另一方面，在Vout比基准信号S相位延迟期间，C N是H(High)电平，FET18成导通状态。因此，Vtune下降。
图8是以前的振荡频率控制电路10的电路图。振荡频率控制电路10是差动放大电路，晶体管Q1、Q2串联连接沟道的电流路径和晶体管Q3、Q4串联连接沟道的电流路径与共同的恒流源I0连接。Q1的基极与基准电压Vc连接，在Q3的基极施加Vtune。恒流源I0供给的电流中流经Q2的电流Ib和流经Q4的电流Ia的比例，根据成为差动输入的Vtune和Vc的差变动。Vc被设定为根据作为Vcc和GND的中间电压的Vcc/2的电压。
流经晶体管Q2的电流Ib和流经晶体管Q4的电流Ia分别利用电流镜电路，提供给构成电流控制型振荡电路2的内插形延迟电路。例如，电流Ib作为内插形延迟电路的低速路径的差动放大电路的电流源，另一方面，电流Ia作为内插形延迟电路的高速路径的差动放大电路的电流源。随着Vtune下降，Ia增加，在内插形延迟电路中并联连接的高速路径和低速路径中高速路径的信号传输成优势，信号传输时间减少，能抵消Vout的相位延迟。另外，随着Vtune上升，Ib增加，低速路径的信号传输成优势，信号传输时间增加，能抵消Vout的相位超前。
图9是表示以前振荡频率控制电路10的Ia和Ib对Vtune变化的曲线图。把Ia和Ib对于Vtune的变化而不变化的区域称为饱和区域，另一方面把变化的区域称为直线区域。在以前的电路中，直线区域是以Vc为中心比较狭窄范围，例如±约0.1V以内，在该直线区域，电流控制型振荡电路2的振荡频率变化。然而，在离开该狭窄直线区域的饱和区域，振荡频率不变化。由于该特性，第1，振荡频率对直线区域中的Vtune变动的变化是急剧的，即使Vtune因噪声仅变化一点点，振荡频率也变动大。即，有PLL的相位噪声特性劣化这个问题。第2，Vtune变化到饱和区域内时，Ia和Ib成一定，振荡频率不变化。即，有PLL不能控制频率(闭锁(deadlock)状态)这个问题。
发明内容
本发明是为了解决上述问题而研制的，其目的是在用电流控制型振荡电路的振荡器中，避免相位噪声特性劣化和成闭锁状态，实现稳定的振荡动作。
本发明的振荡器具有差动放大电路，该电路向对应于与共同电流源连接的2个电流路径设置的一对输入端子输入振荡频率控制电压和基准电压，把流经上述各电流路径的一对电流作为差动输出电流取出，在根据该差动输出电流控制输出振荡信号的振荡频率的振荡器中，上述差动放大电路有与上述各电流路径串联连接的电阻元件。
在另外的本发明振荡器中，设定上述电阻元件的电阻值，使上述差动输出电流对上述振荡频率控制电压的变化的直线区域包含上述振荡频率控制电压的目标控制范围。
在其他的本发明振荡器中，上述电阻元件的电阻值，根据上述振荡频率对上述振荡频率控制电压包含的噪声电压的允许变动幅度设定。
另外的本发明振荡器具有根据输出振荡信号和基准信号的相位差生成振荡频率控制电压的锁相电路；向对应于与共同电流源连接的2个电流路径设置的一对输入端子输入上述振荡频率控制电压和基准电压，把流经上述各电流路径的一对电流作为差动输出电流取出的差动放大电路，在根据该差动放大电路控制上述输出荡频信号的荡频信号的振荡器中，上述锁相电路具有检测上述相位差的相位比较电路；连接在上述振荡频率控制电压的输出端子和第1共用电源之间的第1开关元件；连接在上述输出端子和第2共用电源之间的第2开关元件；设置在上述第1共用电源和上述第1开关元件之间的根据上述第1共用电源生成规定的限制电压的稳压器；根据上述相位差选择地将上述第1开关元件和上述第2开关元件设为导通状态的开关控制电路，上述限制电压根据上述差动输出电流对于上述振荡频率控制电压的变化的直线区域的上限电压和下限电压中接近上述第1共用电源的电压设定。
在其他的本发明振荡器中，上述差动放大电路有串联连接在上述各电流路径的电阻元件，设定上述电阻元件的电阻值，以便差动输出电流的直线区域包含上述振荡频率控制电压的目标控制范围。
在另外其他的本发明振荡器中，设定上述基准电压，以便上述直线区域的上限电压和下限电压中接近上述第2共用电源的电压成为根据该上述第2共用电源的电压。
本发明的优选方式是上述第2共用电源为接地的振荡器。
本发明另外的优选方式是振荡器，该振荡器有多级连接根据上述差动输出电流可变控制信号从输入端向输出端的传输时间的内插形延迟电路的环形振荡器，该环形振荡器生成上述输出振荡信号。
若使用本发明，通过与差动放大电路的各电流路径串联连接的电阻元件，扩大差动输出电流的直线区域的电压范围。因此，振荡频率对直线区域中的振荡频率控制电压变动的变化缓和，改善相位噪声特性。另外，由于直线区域的幅度扩大、稳压器和基准电压的移动引起的振荡频率控制电压变动范围的限制，振荡频率控制电压难以进入饱和区域，能避免成为闭锁状态。
图1是表示实施方式的振荡器概略结构的方框图。
图2是内插形延迟电路的概略电路图。
图3是表示实施方式的PLL结构的模式电路图。
图4是表示实施方式的振荡频率控制电路概略结构的电路图。
图5是表示实施方式的振荡频率控制电路的电流Ia和Ib对Vtune变化的曲线图。
图6是以前振荡器的方框图。
图7是表示以前PLL结构的模式电路图。
图8是以前振荡频率控制电路的电路图。
图9是表示以前振荡频率控制电路的电流Ia和Ib对Vtune变化的曲线图。
具体实施例方式
以下，根据附图，说明本发明的实施方式(以下称实施方式)。以下，和上述以前结构相同的构成要素附加相同符号，使理解容易。
图1是表示实施方式的振荡器概略结构的方框图。该振荡器包含电流控制型振荡电路2、PLL20、基准信号源6、LPF8、振荡频率控制电路20构成。
电流控制型振荡电路2是例如4级连接内插形延迟电路24的差动型环形振荡器。内插形延迟电路24是差动型，如本实施方式所示在用偶数级构成环形振荡器的情况下，在内插形延迟电路24相互间连接中1个地方，使前级差动输出和次级差动输入如相位不反转那样连接，在剩余的地方如反转那样连接。
图2是内插形延迟电路24的概略电路图。内插形延迟电路24被构成在电路共同的规定正电压源Vcc和接地GND之间。内插形延迟电路24有在差动输入端子Nin和差动输出端子Nout之间相互并联构成的高速路经和低速路经。高速路经设置具有晶体管Q5和Q6作为差动对的差动放大电路26。低速路经设置具有晶体管Q7和Q8作为差动对的差动放大电路28、和具有晶体管Q9和Q10作为差动对的差动放大电路30。高速路经的放大和低速路经的增益分别根据差动放大电路26和差动放大电路30的电流源的电流变化。差动放大电路26的电流源用晶体管13构成，其供给电流Ia。另外，差动放大电路30的电流源用晶体管14构成，其供给电流Ib。
通过改变这些电流Ia、Ib来改变各通道的增益，可在从高速路经的延迟时间到低速路经的延迟时间之间可变设定内插形延迟电路24的延迟时间。
在低速路经附加由晶体管Q11和晶体管Q12构成的交叉耦合差动对32，其能实现振荡器的较宽的调谐范围。交叉耦合差动对32的电流源用晶体管015构成，其供给电流Ib。
相加合成高速路经差动对Q5和Q6的输出电流、和低速路经差动对Q9及010和交叉耦合差动对Q11及Q12的输出电流。相加合成后的电流通过电阻R1和R2被变换成电压，该电压作为输出振荡信号Vout从内插形延迟电路24的输出端子Nout输出.
向内插形延迟电路24供给的上述电流Ia、Ib用PLL20和振荡频率控制电路22控制。
PLL20生成并输出根据电流控制型振荡电路2输出的输出振荡信号Vout和基准信号源6输出的基准信号的相位差的振荡频率控制电压Vtune。图3是表示PLL20结构的模式电路图。PLL20包含相位比较电路12、开关控制电路14、FET16、18及稳压器(regulator)40而构成。
相位比较电路12输入输出振荡信号Vout和基准信号S，检测那些信号间的相位差。开关控制电路14接收相位比较电路12的比较结果信号，生成选择地将FET16、18设为导通状态的开关控制信号。
稳压器40与电路共同的正电压电源Vcc连接，根据Vcc生成并输出比其还低的规定电压Vr。FET16被连接在该稳压器40的输出端子和Vtune的输出端子之间。FET16是P沟道的FET，从开关控制电路14向其栅施加开关控制信号CP。另外，FET18是连接在接地电位GND和Vtune的输出端子之间的N沟道的FET，从开关控制电路14向其栅施加开关控制信号CN。例如，在Vout比基准信号S相位超前的期间，设CP为L电平，设FET16为导通状态。因此，Vtune上升。另一方面，在Vout比基准信号S相位滞后的期间，设CN为H电平，设FET18为导通状态。因此，Vtune下降。这里，由于FET16使源与稳压器40连接，Vtune可基本上在从接地电位到Vr的范围内变动。具体地说，Vtune的上限电压Vu，FET16的导通电阻导致的端子间电压部分变低Vr，下限电压Vd，FET18的导通电阻导致的端子间电压部分接地电位变高。例如，若沟道电流是数mA，则该端子间电压是0.2V左右。
FET16成导通状态时，用来自稳压器40的电流对LPF8的电容器充电，Vout上升，另一方面，FET18成导通状态时，LPF8的电容器通过FET18放电，Vtune下降。
图4是表示振荡频率控制电路22概略构成的电路图。振荡频率控制电路22是差动放大电路，晶体管Q1和晶体管Q2串联连接沟道的电流路径和晶体管03和晶体管Q4串联连接沟道的电流路径与共同恒流源I0连接。
该振荡频率控制电路22和以前振荡频率控制电路10不同，以扩展该动作的直线区域的电压范围的目的，电阻R3、R4分别与各电流路径串联连接。这里，电阻R3连接在Q1的发射极和Vcc之间，电阻R4连接在Q2的发射极和Vcc之间。
Q1的基极与基准电压Vc-x连接，在Q3的基极施加Vtune。这里，Vc-x和振荡频率控制电路10的Vc不同，被设定成从Vcc和GND的中间电压Vcc/2还移动规定电压部分的电压。这里，对应于作为用稳压器40把Vtune的上限电压Vu抑制得低的构成，Vc-x移动到GND侧。
图5是表示流经振荡频率控制电路22的晶体管Q4的电流Ia和流经晶体管Q2的电流Ib对Vtune变化的曲线图。如上述那样用分别插入在振荡频率控制电路22的电流Ia、Ib的电流路径的电阻R4、R3，扩大直线区域的幅度。该Vtune的幅度是振荡频率控制电路22可不产生闭锁地控制振荡频率的范围，即振荡频率控制电路22的输入动态范围。例如，以前，该输入动态范围是Vc±0.1V左右，但本振荡器，扩大到例如Vc-x±1.0V。
另外，对应于该输入动态范围的设定，Vc-x被设定成例如1.2V，因此，使直线区域的下限电压与Vtune的下限电压Vd(例如0.2V左右)一致。
如上述所示，在PLL20中，用稳压器40限制Vtune的上限电压Vu，但例如，由于把稳压器40的输出电压Vr设定在2.6V左右，所以能使Vu(例如Vr-0.2V左右)与直线区域的上限电压一致。
这样通过扩大输入动态范围，降低振荡频率对Vtune的增益(Ia、Ib特性的倾斜)，能改善PLL20的相位噪声特性。由于基准电压Vc-x的移动及稳压器40的Vtune变动幅度限制，所以能作为避免振荡频率控制电路22的饱和区域使用的结构，能防止振荡频率控制的闭锁。
这样，振荡频率控制电路22在Ia、Ib特性的直线区域动作，根据由PLL20生成的Vtune，在Q2产生电流Ib，在Q4产生电流Ia。Q2的基极与各内插形延迟电路24的Q14及Q15的基极连接，Q2和Q14及Q15构成电流镜电路。因此，流经Q14及Q15的电流等于流经Q2的电流Ib，并用振荡频率控制电路22根据Vtune进行可变控制。同样，Q4的基极与内插形延迟电路24的Q13的基极连接，Q4和Q13构成电流镜电路。因此，流经Q13的电流等于流过Q4的电流Ia，并用振荡频率控制电路22根据Vtune进行可变控制。
这里，振荡频率控制电路22如已叙述的那样是差动放大电路，Ia和Ib的和保持在一定值I0。因而，根据Vtune的Ia和Ib的增减是互补的，在上述结构中，若Vtune减少，则Ia增加，而且Ib减少，内插形延迟电路24的延迟时间减少，另一方面，若Vtune增加，则Ia减少，而且Ib增加，延迟时间增加。由此，能够可变控制电流控制型振荡电路2的输出振荡信号Vout的频率。附带说一下，由于Ia和Ib的和保持在一定值I0，所以能使内插形延迟电路24的输出振幅保持一定。
在上述结构中，用稳压器40限制Vtune的上限电压Vu，但也可以在GND和FET18之间设置稳压器，提高Vtune的下限电压Vd。在那个情况下，Vc-x设定成移动到比Vcc/2高的值。例如，从抑制闭锁的观点考虑，设定成使直线区域的上限电压成为根据Vu的值是合适的。而且，同样从抑制闭锁的观点考虑，设定稳压器的输出电压，使Vd成为根据直线区域的上限电压的值是合适的。
权利要求
1.一种振荡器，有在对应于连接在共同电流源的2个电流路径设置的一对输入端子输入振荡频率控制电压和基准电压，把流经上述各电流路径的一对电流作为差动输出电流取出的差动放大电路，根据该差动输出电流控制输出振荡信号的振荡频率，其特征是，上述差动放大电路有与上述各电流路径串联连接的电阻元件。
2.如权利要求1所述的振荡器，其特征是，上述电阻元件的电阻值设定成，使上述差动输出电流对上述振荡频率控制电压变化的直线区域包含上述振荡频率控制电压的目标控制范围。
3.如权利要求1所述的振荡器，其特征是，上述电阻元件的电阻值根据上述振荡频率对上述振荡频率控制电压包含的噪声电压的允许变动幅度设定。
4.一种振荡器，具有根据输出振荡信号和基准信号的相位差生成振荡频率控制电压的锁相电路；在对应于连接在共同电流源的2个电流路径设置的一对输入端子输入上述振荡频率控制电压和基准电压，把流经上述各电流路径的一对电流作为差动输出电流取出的差动放大电路，根据该差动输出电流控制上述输出振荡信号的振荡频率，其特征是，上述锁相电路具有检测上述相位差的相位比较电路；连接在上述振荡频率控制电压的输出端子和第1共用电源之间的第1开关元件；连接在上述输出端子和第2共用电源之间的第2开关元件；设置在上述第1共用电源和上述第1开关元件之间的根据上述第1共用电源生成规定的限制电压的稳压器；以及根据上述相位差选择地把上述第1开关元件和上述第2开关元件设成导通状态的开关控制电路，上述限制电压根据上述差动输出电流对上述振荡频率控制电压变化的直线区域的上限电压和下限电压中接近上述第1共用电源的电压设定。
5.如权利要求4所述的振荡器，其特征是，上述差动放大电路有与上述各电流路径串联连接的电阻元件，上述电阻元件的电阻值设定成使上述差动输出电流的直线区域包含上述振荡频率控制电压的目标控制范围。
6.如权利要求4或权利要求5所述的振荡器，其特征是，上述基准电压设定成使上述直线区域的上限电压和下限电压中接近上述第2共用电源的电压成为根据该第2共用电源的电压。
7.如权利要求4至权利要求6的任一项所述的振荡器，其特征是，上述第2共用电源是接地。
8.如权利要求1至权利要求7的任一项所述的振荡器，其特征是，具有多级连接内插形延迟电路的环形振荡器，该内插形延迟电路根据上述差动输出电流可变控制从输入端向输出端的信号的传输时间，该环形振荡器生成上述输出振荡信号。
全文摘要
在用差动放大电路进行振荡频率控制的电流控制型振荡器中，起因于差动放大电路输出特性的直线区域的倾斜和幅度，会产生相位噪声特性劣化和振荡频率控制的闭锁。在构成振荡频率控制电路的差动放大电路差动对的各电流路径插入电阻，使差动对的输出电流I
文档编号H03L7/00GK1822505SQ200610071110
公开日2006年8月23日 申请日期2006年2月7日 优先权日2005年2月7日
发明者内山久嘉, 若井太志 申请人:三洋电机株式会社