专利名称：一种动态比较器的制作方法
技术领域：
本发明涉及模数转换器中比较器技术领域，尤其涉及一种动态比较器，该比较器具有高速度、低功耗、低失调电压、低回馈(kickback)噪声的优点。
背景技术：
比较器是模数转换器的重要模块，比较器的特性，如失调电压、速度、 功耗对整个模数转换器的精度、速度、功耗有重要影响。通常用的比较器有静态比较器和动态比较器。静态比较器的失调电压 和回馈噪声较小，但由于预放大器和锁存器都存在静态电流， 一般功耗比 较大，而且典型的静态比较器由于输出节点有一个静态的直流电流，会影 响复位的速度。而传统的动态比较器通常采用时钟信号对预放大器和锁存器控制，所 以功耗比较低，但是存在一个非常大的瞬态电流，导致回馈噪声比较大， 而且由于预放大器在时钟控制下工作，工作速度低于静态比较器中的预放 大器。发明内容(一) 要解决的技术问题有鉴于此，本发明的主要目的在于提供一种新型的动态比较器，在具 有传统动态比较器低功耗优点的情况下，提高时钟控制预放大器的速度， 使比较器可以工作在更高的频率下，并显著降低动态比较器的kickback噪尸。(二) 技术方案为达到上述目的，本发明的技术方案是这样实现的一种动态比较器，该动态比较器包括预放大器和带驱动的正反馈锁存器，所述预放大器由时钟信号CLK和异步控制信号reset控制，所述带驱 动的正反馈锁存器由CLK控制；当CLK为低电平时，reset为高电平，连接所述预放大器两个输出端 的管子断开，预放大器对输入信号进行放大，正反馈锁存器复位；当CLK为高电平时，预放大器的尾电流管截止，且输出端与预放大 器的负载之间也断开，正反馈锁存器工作，当正反馈锁存器输出比较结果 时，reset变为低电平，连接预放大器输出端的管子闭合，使得预放大器的 输出端复位。上述方案中，所述预放大器采用开环结构。上述方案中，所述预放大器包括第一输入管Mnl ，其栅极接差分输入信号in+; 第二输入管Mn2，其栅极接差分参考电压信号ref+; 第三输入管Mn3，其栅极接差分参考电压信号ref-; 第四输入管Mn4，其栅极接差分输入信号in-; 第一开关管Mcl，其栅极接时钟信号CLK; 第二开关管Mc2，其栅极接时钟信号CLK; 复位管Ms，其栅极接reset信号；第一偏置管MM和第二偏置管Mb2， 二者的栅极互相连接； 第一负载管Mpl和第四负载管Mp4， 二者的栅极分别与自身的漏极连接；第二负载管Mp2和第三负载管Mp3， 二者的栅极分别与对方的漏极 连接；所述第一偏置管Mbl的漏极接第一输入管Mnl和第二输入管Mn2的 源极，第二偏置管Mb2的漏极接第三输入管Mn3和第四输入管Mn4的源 极，第一偏置管Mbl和第二偏置管Mb2的源极分别接地；所述第一输入管Mnl和第三输入管Mn3的漏极接第一开关管Mcl的 漏极，第二输入管Mn2和第四输入管Mn4的漏极接第二开关管Mc2的漏 极；所述第一开关管Mcl的漏极接复位管Ms的源极，第一开关管Mcl的源极接第一负载管Mpl和第二负载管Mp2的漏极；所述第二幵关管Mc2的漏极接复位管Ms的漏极，第二开关管Mc2 的源极接第三负载管Mp3和第四负载管Mp4的漏极；所述第一负载管Mpl、第二负载管Mp2、第三负载管Mp3和第四负 载管Mp4的源极互相连接。上述方案中，所述第二负载管Mp2和第三负载管Mp3为增益自举电 路，进一步提高预运放的放大倍数从而提高比较器的灵敏度；所述复位管 Ms，连接其栅极的reset信号由锁存器的输出和时钟信号共同控制。上述方案中，当CLK信号为高电平时，第一偏置管Mbl和第二偏置 管Mb2的栅极悬空，工作在截至区；同时第一开关管Mcl与第二开关管 Mc2截止，输入管与负载管之间断开，预放大器无静态电流；当CLK信号为低电平时，第一偏置管Mbl和第二偏置管Mb2接到偏 置电路上，第一开关管Mcl与第二开关管Mc2导通，预放大器工作；当reset信号为低电平时，预放大器处于复位态，输出相等的信号， 而当reset信号为高电平时，预放大器放大输入信号；当锁存器比较出结果时out-和out+中有一个会变高，这时reset信号变 低，预放大器进行复位，而在下一次预放大时即时钟信号CLK变低时管 子打开，这样预放大时运放是从共模点开始建立的，加快了预放大器的建 立速度；节点opout-和节点opout+接在一起，这两个节点由比较器输出引起 的电压变化反映在输入端仅引起共模波动，降低回馈噪声。上述方案中，所述带驱动的正反馈锁存器包括4个PM0S管Mp5、 Mp6、 Mp7和Mp8，以及5个NM0S管Mn5、 Mn6、 Mn7、 Mn8和Mn9 以及两个反相器；其中，Mp5、 Mp8禾卩Mn9是开关管，其栅极分别接时钟信号CLK， 控制锁存器的工作状态；当CLK为低电平时，Mp5和Mp8导通，Mn9截止，使得输出电压 out+和out-都为低电平；当CLK为高电平时，PMOS管Mp6、Mp7禾卩NMOS管Mn5、 Mn6 构成了两个正反馈环，共同放大输入信号。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果1、 由于异步信号reset控制预放大器的差分输出端，当比较器比较出 结果时进行复位，这样在下一次预放大时运放是从共模点开始建立的， 加快了预放大器的建立速度；2、 当比较器比较出结果时，预放大器的差分输出端接在一起，所以 由比较器输出引起的电压变化反映在输入端仅引起共模波动，显著降低 了回馈噪声。 '3、 锁存器的失调电压通过加预放大器，对输入的贡献大幅度下降， 这样比较器的失调电压主要是预放大器的失调，从而显著降低了比较器的 失调。
图1为本发明提供的动态比较器的结构示意图；图2为本发明提供的动态比较器中预放大器的电路图；图3为本发明提供的动态比较器中带驱动的正反馈锁存器的电路图；图4为产生reset信号的电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。如图1所示，图1为本发明提供的动态比较器的结构示意图，该动态 比较器包括预放大器和带驱动的正反馈锁存器，所述预放大器由时钟信号 CLK和异步控制信号reset控制，所述带驱动的正反馈锁存器由CLK控制。当CLK为低电平时，reset为高电平，连接所述预放大器输出端的管 子断开，预放大器对输入信号进行放大，正反馈锁存器复位；当CLK为高电平时，预放大器的尾电流管截止，且输出端与预放大 器的负载之间也断开，正反馈锁存器工作，当正反馈锁存器输出比较结果 时，reset变为低电平，连接预放大器输出端的管子闭合，使得预放大器的 输出端复位。本发明提供的动态比较器采用动态预放大器加带驱动的动态正反馈锁存器的结构，动态比较器在时钟信号CLK的控制下工作。当CLK为低 电平时，预放大器对输入信号进行放大，这时正反馈锁存器复位。当CLK 为高电平时，预放大器的尾电流管截止，预放大器的输出端与预放大器的 负载之间也断开，这时，正反馈锁存器工作，当正反馈锁存器输出比较结 果时，由异步控制信号reset控制预放大器的输出端复位。如图2所示，图2为本发明提供的动态比较器中预放大器的电路图。 由于在动态比较器中，不需要要求预放大器是线性的，所以预放大器采用 了开环结构。该预放大器包括第一输入管Mnl，其栅极接差分输入信号in+;第 二输入管Mn2，其栅极接差分参考电压信号ref+;第三输入管Mn3，其栅 极接差分参考电压信号ref-;第四输入管Mn4，其栅极接差分输入信号in-; 第一开关管Mcl，其栅极接时钟信号CLK;第二开关管Mc2，其栅极接 时钟信号CLK;复位管Ms，其栅极接reset信号；第一偏置管Mbl和第 二偏置管Mb2，二者的栅极互相连接;第一负载管Mpl和第四负载管Mp4， 二者的栅极分别与自身的漏极连接；第二负载管Mp2和第三负载管Mp3， 二者的栅极分别与对方的漏极连接。所述第一偏置管Mbl的漏极接第一输入管Mnl和第二输入管Mn2的 源极，第二偏置管Mb2的漏极接第三输入管Mn3和第四输入管Mn4的源 极，第一偏置管Mbl和第二偏置管Mb2的源极分别接地。所述第一输入管Mnl和第三输入管Mn3的漏极接第一开关管Mcl的 漏极，第二输入管Mn2和第四输入管Mn4的漏极接第二开关管Mc2的漏 极。所述第一开关管Mcl的漏极接复位管Ms的源极，第一开关管Mcl 的源极接第一负载管Mpl和第二负载管Mp2的漏极。所述第二开关管Mc2的漏极接复位管Ms的漏极，第二开关管Mc2 的源极接第三负载管Mp3和第四负载管Mp4的漏极。所述第一负载管Mpl、第二负载管Mp2、第三负载管Mp3和第四负 载管Mp4的源极互相连接。上述第二负载管Mp2和第三负载管Mp3为增益自举电路，进一步提 高预运放的放大倍数从而提高比较器的灵敏度；所述复位管Ms，连接其 栅极的reset信号由锁存器的输出和时钟信号共同控制。当CLK信号为高电平时，第一偏置管Mbl和第二偏置管Mb2的栅极 悬空，工作在截至区；同时第一开关管Mcl与第二开关管Mc2截止，输 入管与负载管之间断开，预放大器无静态电流。当CLK信号为低电平时，第一偏置管Mbl和第二偏置管Mb2接到偏 置电路上，第一开关管Mcl与第二开关管Mc2导通，预放大器工作。Ms是复位管，接Ms栅极的reset信号是由带驱动的正反馈锁存器的 输出信号和时钟信号共同控制的。如图4所示，图4为产生reset信号的 电路图。当reset信号为低电平时，预放大器处于复位态，输出相等的信 号，而当reset信号为高电平时，预放大器放大输入信号。当锁存器比较出结果时out-和out+中有一个会变高，这时reset信号变 低，预放大器进行复位，而在下一次预放大时即时钟信号CLK变低时管 子打开，这样预放大时运放是从共模点开始建立的，加快了预放大器的建 立速度。节点opout-和节点opout+接在一起，这两个节点由比较器输出引起的电压变化反映在输入端仅引起共模波动，降低回馈噪声。如图3所示，图3为本发明提供的动态比较器中带驱动的正反馈锁存 器的电路图。该带驱动的正反馈锁存器包括4个PM0S管Mp5、 Mp6、 Mp7禾B Mp8，以及5个NMOS管Mn5、 Mn6、 Mn7、 Mn8禾Q Mn9，以 及两个反相器。其中，Mp5、 Mp8和Mn9是开关管，其栅极分别接时钟 信号CLK，控制锁存器的工作状态；当CLK为低电平时，Mp5和Mp8 导通，Mn9截止，使得输出电压out+和out-都为低电平；当CLK为高电 平时，PMOS管Mp6、 Mp7和NMOS管Mn5、 Mn6构成了两个正反 馈环，共同放大输入信号。Mp5、 Mp8和Mn9是开关管，栅接时钟信号，控制锁存器的工作状 态。当CLK为低电平时，Mp5和Mp8导通，Mn9截止，使得输出电压 out+和out-都为低电平。当CLK为高电平时，PMOS管Mp6、 Mp7和NMOS管Mn5、 Mn6构成了两个正反馈环，共同放大输入信号，管子的 尺寸设计得比较小，以减小寄生电容，降低回馈噪声。信号经过反相器整 形后，得到最终的输出结果。与正反馈锁存器相比，预放大器加正反馈锁存器的结构可以达到更高 的速度。它用一个预放大器将输入信号放大到一个足够大的值，再将这个 值加到正反馈锁存器的输入端。这种结构结合了预放大器对输入信号负指 数响应和正反馈锁存器对输入信号正指数响应的优点，所以速度较高。预放大器不仅可以加快比较器的速度增大，还可以减小回馈噪声。对 于一个锁存器来说，输出端的快速变化和开关管的时钟馈通等影响，会通 过输入管的栅漏寄生电容传递到输入端。如果锁存器的输出端和输入端之 间没有隔离器件或者电路，则输出端和开关管的快速动作对锁存器的输入 端信号造成相当大的干扰，产生回馈噪声。如果直接将输入信号加在锁存 器的输入端，回馈噪声使输入信号在比较时刻有相当大的毛刺，这将会导 致比较结果的错误。正反馈锁存器前边加一级预放大器，使得比较器的输 出信号衰减后到达信号的输入端。预放大器的另一个好处是失调电压比较小，对失调电压有贡献的管子 一般是工作在线性区的，过载电压变化非常大，与正反馈锁存器的相比较， 预放大器的失调电压有实质性的降低。锁存器的失调电压通过加预放大 器，对输入管的贡献大幅度下降，这样比较器的失调电压主要是预放大器 的失调。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1. 一种动态比较器，其特征在于，该动态比较器包括预放大器和带驱动的正反馈锁存器，所述预放大器由时钟信号CLK和异步控制信号reset控制，所述带驱动的正反馈锁存器由CLK控制；当CLK为低电平时，reset为高电平，连接所述预放大器两个输出端的管子断开，预放大器对输入信号进行放大，正反馈锁存器复位；当CLK为高电平时，预放大器的尾电流管截止，且输出端与预放大器的负载之间也断开，正反馈锁存器工作，当正反馈锁存器输出比较结果时，reset变为低电平，连接预放大器输出端的管子闭合，使得预放大器的输出端复位。
2、 根据权利要求1所述的动态比较器，其特征在于，所述预放大器 采用开环结构。
3、 根据权利要求1或2所述的动态比较器，其特征在于，所述预放 大器包括-第一输入管Mnl ，其栅极接差分输入信号in+; 第二输入管Mn2，其栅极接差分参考电压信号ref+; 第三输入管Mn3，其栅极接差分参考电压信号ref-; 第四输入管Mn4，其栅极接差分输入信号in-; 第一开关管Mcl，其栅极接时钟信号CLK; 第二开关管Mc2，其栅极接时钟信号CLK; 复位管Ms，其栅极接reset信号；第一偏置管Mbl和第二偏置管Mb2， 二者的栅极互相连接； 第一负载管Mpl和第四负载管Mp4， 二者的栅极分别与自身的漏极 连接；第二负载管Mp2和第三负载管Mp3， 二者的栅极分别与对方的漏极 连接；所述第一偏置管Mbl的漏极接第一输入管Mnl和第二输入管Mn2的 源极，第二偏置管Mb2的漏极接第三输入管Mn3和第四输入管Mn4的源 极，第一偏置管Mbl和第二偏置管Mb2的源极分别接地；所述第一输入管Mnl和第三输入管Mn3的漏极接第一开关管Mcl的 漏极，第二输入管Mn2和第四输入管Mn4的漏极接第二开关管Mc2的漏 极；所述第一开关管Mcl的漏极接复位管Ms的源极，第一开关管Mcl 的源极接第一负载管Mpl和第二负载管Mp2的漏极；所述第二开关管Mc2的漏极接复位管Ms的漏极，第二开关管Mc2 的源极接第三负载管Mp3和第四负载管Mp4的漏极；所述第一负载管Mpl、第二负载管Mp2、第三负载管Mp3和第四负 载管Mp4的源极互相连接。
4、 根据权利要求3所述的动态比较器，其特征在于，所述第二负载 管Mp2和第三负载管Mp3为增益自举电路，进一步提高预运放的放大倍数从而提高比较器的灵敏度；所述复位管Ms，连接其栅极的reset信号由锁存器的输出和时钟信号共同控制。
5、 根据权利要求3所述的动态比较器，其特征在于，当CLK信号为高电平时，第一偏置管Mbl和第二偏置管Mb2的栅极 悬空，工作在截至区；同时第一开关管Mcl与第二开关管Mc2截止，输 入管与负载管之间断开，预放大器无静态电流；当CLK信号为低电平时，第一偏置管MM和第二偏置管Mb2接到偏 置电路上，第一开关管Mcl与第二开关管Mc2导通，预放大器工作；当reset信号为低电平时，预放大器处于复位态，输出相等的信号， 而当reset信号为高电平时，预放大器放大输入信号；当锁存器比较出结果时out-和out+中有一个会变高，这时reset信号变 低，预放大器进行复位，而在下一次预放大时即时钟信号CLK变低时管 子打开，这样预放大时运放是从共模点开始建立的，加快了预放大器的建 立速度；节点opout-和节点opout+接在一起，这两个节点由比较器输出引起 的电压变化反映在输入端仅引起共模波动，降低回馈噪声。
6、 根据权利要求1所述的动态比较器，其特征在于，所述带驱动的 正反馈锁存器包括4个PMOS管Mp5、 Mp6、 Mp7和Mp8，以及5个NMOS管Mn5、 Mn6、 Mn7、 Mn8和Mn9以及两个反相器；其中，Mp5、 Mp8和Mn9是开关管，其栅极分别接时钟信号CLK，控制锁存器的工作状态；当CLK为低电平时，Mp5和Mp8导通，Mn9截止，使得输出电压out+和out-都为低电平；当CLK为高电平时，PMOS管Mp6、 Mp7禾卩NMOS管Mn5、 Mn6构成了两个正反馈环，共同放大输入信号。
全文摘要
本发明公开了一种动态比较器，包括预放大器和带驱动的正反馈锁存器，预放大器由时钟信号CLK和异步控制信号reset控制，带驱动的正反馈锁存器由CLK控制；当CLK为低电平时，reset为高电平，连接预放大器两个输出端的管子断开，预放大器对输入信号进行放大，正反馈锁存器复位；当CLK为高电平时，预放大器的尾电流管截止，且输出端与预放大器的负载之间也断开，正反馈锁存器工作，当正反馈锁存器输出比较结果时，reset变为低电平，连接预放大器输出端的管子闭合，使得预放大器的输出端复位。利用本发明，在具有传统动态比较器低功耗优点的情况下，提高了时钟控制预放大器的速度，使比较器可以工作在更高的频率下，并显著降低了动态比较器的回馈噪声。
文档编号H03M1/34GK101282117SQ20071006517
公开日2008年10月8日 申请日期2007年4月5日 优先权日2007年4月5日
发明者周玉梅, 郑晓燕 申请人:中国科学院微电子研究所