专利名称：一种高速比较器latch电路的制作方法
技术领域：
本发明涉及微电子电路，尤其涉及一种高速比较器LATCH(锁存器)电路。
背景技术：
如图1所示，业内常用的LATCH电路主要是通过两对MOS管M3、M4和M5、M6在正 反馈下形成LATCH，其中，PMOS管M1、M2是LATCH的输入管，电压Vinl、Vin2是两个输入电 平，X点和Y点是输入电流流向LATCH核心的流入点，使得MOS管M3、M4和M5、M6形成正反 馈。正因为输出点就在X和Y点，因此，X和Y点电压变化范围和频率都相当大，这种比较 器结构的缺点是反转踢回噪声会较大和转换速度不是最快。业内常见的解决办法是在输入PMOS管对的下面垫上一对PMOS管，形成 CASC0DE(共源共栅)结构；这种结构虽然可以略微减小踢回噪声，但是X点或者Y点在转换 到高电平阶段时候，对应的输入管Ml或者M2会进入线性区，转换速度降低的情况仍然没有 得到改善；特别是在两个输入电平Vinl和Vin2很低的时候，速度受影响的情况特别明显。 因此，鉴于上述情况，现在迫切需要对传统的LATCH电路进行结构上的改进。
发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种高速比较器LATCH电 路，以实现进一步改善高速比较器最后一级LATCH级的转换速度的目的。本发明所述一种高速比较器LATCH电路，它包括一电流源以及第一至第六MOS管， 其中，第一 MOS管的源极和第二 MOS管的源极与所述电流源连接，它们的栅极分别接收第一 输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源 极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五 MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别 与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地，所述 LATCH电路还包括第七MOS管和第八MOS管，所述第七MOS管的漏极与所述第三MOS管的 源极连接，并输出第一输出电压，所述第八MOS管的漏极与所述第四MOS管的源极连接，并 输出第二输出电压，且所述第七MOS管的源极与第八MOS管的源极连接，它们的栅极相连接 地。在上述的高速比较器LATCH电路中，所述第一 MOS管和第二 MOS管均为NMOS管， 且它们的源极与所述电流源的输入端连接，该电流源的输出端接地。由于采用了上述的技术解决方案，本发明通过增加一对PMOS管，即第七MOS管和 第八MOS管，并且将它们的栅极接地，同时将输入电流的流入点改到新添加的PMOS管的漏 端，从而，可以提供足够的电流以达到需要的高速度，另外，输入电流的流入点的电压变动 会很小，从而能急剧降低LATCH翻转时候的踢回噪声。同时，本发明还将作为输入管的第一 MOS管和第二 MOS管改为了 NMOS管，使得整个LATCH在不需要复位的情况下也可以翻转。
图1是现有的LATCH电路的结构示意图；图2是本发明一种高速比较器LATCH电路的结构示意图。
具体实施例方式下面结合附图，对本发明的具体实施例进行详细说明。如图2所示，本发明，即一种高速比较器LATCH电路，它包括一电流源Iss以及第 一至第八MOS管Ml至M8，其中，第一 MOS管M1，第二 MOS管M2，第五MOS管M5，第六MOS管 M6均为匪OS管。第三MOS管M3，第四MOS管M4，第七MOS管M7，第八MOS管M8均为PMOS管。第一 MOS管Ml的源极和第二 MOS管M2的源极与电流源Iss的输入端连接，电流 源Iss的输出端接地；第一 MOS管Ml的栅极和第二 MOS管M2的栅极分别接收第一输入电压Vinl和第二 输入电压Vin2，它们的漏极分别与第三MOS管M3的源极以及第四MOS管M4的源极连接；第三MOS管M3的漏极、第四MOS管M4的栅极以及第六MOS管M6的栅极分别与第 五MOS管M5的漏极连接，第四MOS管M4的漏极、第三MOS管M3的栅极以及第五MOS管M5 的栅极分别与第六MOS管M6的漏极连接，第五MOS管M5的源极和第六MOS管M6的源极相 连接地；第七MOS管M7的漏极与第三MOS管M3的源极连接，并输出第一输出电压Voutl， 第八MOS管M8的漏极与第四MOS管M4的源极连接，并输出第二输出电压Vout2，且第七MOS 管M7的源极与第八MOS管M8的源极相连至外部电源VDD，它们的栅极相连接地。本发明中，X点和Y点电压接近外部电源VDD的值，所以LATCH电路的速度非常快， 正反馈需要的电流都能由外部电源VDD提供(如果不添加第七MOS管M7和第八MOS管M8 这对PMOS管，或者第七MOS管M7和第八MOS管M8的栅压不接地，则X点或Y点电压会在 转换过程中下降，供电能力也会降低，最多只能达到电流源Iss的值，从而影响LATCH的速 度，踢回噪声也不会很低)，而且X点和Y点电压很高，输入端的第一 MOS管Ml和第二 MOS 管M2这对NMOS管不会处于深度线性区，因此输入端向X点和Y点注入的电流差最大会达 到电流源Iss的值，因此，只要适当的选取电流源Iss的值，整个LATCH电路的迟滞电压会 低于外部电源VDD的值，从而使得LATCH电路在不需要复位的情况下也可以翻转。也正因 为在转换翻转过程中，X点和Y点的电压都在外部电源VDD的值附近，因此，本发明的LATCH 电路结构的踢回噪声相当的小，比常规结构采用输入端CASC0DE结构还小很多。以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上 述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本 发明将以所附权利要求书界定的范围作为本发明的保护范围。
权利要求
1.一种高速比较器LATCH电路，它包括一电流源以及第一至第六MOS管，其中，第一 MOS管的源极和第二 MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压 和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所 述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的 漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第 六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地，其特征在于， 所述LATCH电路还包括第七MOS管和第八MOS管，所述第七MOS管的漏极与所述第三MOS管 的源极连接，并输出第一输出电压，所述第八MOS管的漏极与所述第四MOS管的源极连接， 并输出第二输出电压，且所述第七MOS管的源极与第八MOS管的源极连接，它们的栅极相连 接地。
2.根据权利要求1所述的高速比较器LATCH电路，其特征在于，所述第一MOS管和第二 MOS管均为NMOS管，且它们的源极与所述电流源的输入端连接，该电流源的输出端接地。
全文摘要
本发明涉及一种高速比较器LATCH电路，它包括一电流源以及第一至第六MOS管，其中，第一MOS管的源极和第二MOS管的源极与所述电流源连接，它们的栅极分别接收第一输入电压和第二输入电压，它们的漏极分别与所述第三MOS管的源极以及第四MOS管的源极连接，所述第三MOS管的漏极、第四MOS管的栅极以及第六MOS管的栅极分别与所述第五MOS管的漏极连接，所述第四MOS管的漏极、第三MOS管的栅极以及第五MOS管的栅极分别与所述第六MOS管的漏极连接，所述第五MOS管的源极和第六MOS管的源极相连接地。本发明能改善高速比较器最后一级LATCH级的转换速度，并急剧减小LATCH翻转时的踢回噪声。
文档编号H03K3/012GK102006032SQ201010606599
公开日2011年4月6日 申请日期2010年12月27日 优先权日2010年12月27日
发明者师帅, 朱磊 申请人:上海贝岭股份有限公司