专利名称：精确的定时信号发生器及其方法
技术领域：
本发明一般涉及电子技术，更具体地，涉及构成半导体器件的方法和结构。
背景技术：
在过去，半导体产业利用各种各样的方法和结构去构造定时信号发生器，该定时信号发生器用来产生电路中使用的时间间隔。一种常用类型的定时信号发生器如图1所示。在这个定时信号发生器中，电流源提供电流给电容器。一个被设置成比较器的运算放大器，比较电容器电压和参考电压，然后在电容器的输出端产生控制信号。当电容器电压达到参考电压值时，比较器的输出就会改变。但是比较器会有一个内部延迟，其导致该输出在电容器电压达到参考值一段时间以后才改变。该延迟会影响由定时信号发生器产生的时间间隔。电路右边的曲线图表明了该定时信号发生器的不精确性。曲线A代表电容器电压，曲线B代表比较器的输出信号。当电容器电压在D时刻达到参考值时，比较器的输出信号不改变状态，而是在E时刻改变，E时刻是电容器电压达到Vref之后的一段时间期间C。这个比较器的寄生延迟导致产生了一个不精确的时间期间。另外，这段延迟时间，时间C，也依赖于温度，并且由于存在半导体工艺变动，该延迟时间也从一个定时信号发生器到另一个定时信号发生器而变化。
因此，需要有一种定时信号发生器，该定时信号发生器能够更精确地产生所需时间间隔，能够产生较少地依赖于温度的时间间隔，并且能够产生较少地依赖于半导体工艺变动的时间间隔。
图1示意性地示出现有技术的定时信号发生器；图2示意性地示出一个根据本发明的谐振电源转换器的一部分模块图的实施例；图3示意性地示出一个根据本发明的用于图2谐振电源转换器中的一部分定时信号发生器的实施例；图4为包含曲线的曲线图，该曲线示出根据本发明的图3定时信号发生器的一些信号；图5示意性地示出另一个根据本发明的用于图2谐振电源转换器中的一部分定时信号发生器的实施例；和图6示意性地示出一个根据本发明的包含图3定时信号发生器的半导体器件的放大平面图。
为了让图示说明简洁明了，图中的元件没有必要按比例绘制。在不同的图中同样的参考数字指示同样的元件。另外，为了简洁而省略了众所周知的步骤和元件的描述和细节。正如本文中所使用的，载流电极表示器件的一个元件，其承载通过该器件的电流，如MOS晶体管的源极或漏极、或双极晶体管的集电极或发射极、或二极管的阴极或阳极；控制电极表示器件的一个元件，其控制通过该器件的电流，如MOS晶体管的栅极或双极晶体管的基极。虽然这些器件在本文中被解释为特定的N沟道或P沟道器件，但本技术领域的普通技术人员应该认识到，依照本发明，互补器件也是可能的。本技术领域中的技术人员应认识到，本文使用的词语“在…的期间、在…同时、当…的时候”不是指一个动作在启动动作刚一开始就立即发生的精确术语，而是在被启动动作所启动的反应之间可能有一些小而合理的延迟，如传播延迟。
具体实施例方式
图2示意性地示出一个谐振电源转换器10的一部分模块图的示范性实施例，谐振电源转换器10使用定时信号发生器来产生调频(FM)控制信号，该控制信号用来调节转换器10的输出电压值。转换器10一般包括一个FM控制器21，它形成FM控制信号。转换器10在电压输入端11和电压返回端12之间接收一个电压，比如DC电压。转换器10通常也包括上端开关和下端开关，实施为晶体管15和20，它们用来交替提供电流给电感器13和变压器14，以及从电感器13和变压器14上释放电流。变压器14将功率从初级端耦合到次级端，以便将功率耦合到输出端18和19。一个光耦合器16连接在输出端18和19之间，形成一个反馈(FB)信号，其代表了输出端18和19之间的输出电压值。反馈(FB)信号由控制器24在反馈输入端24接收。
控制器21通常包括一个工作时间(on-time)发生器29、一个停止时间(off-time)发生器35、一个RS锁存器30、输出缓冲器31和32，输出缓冲器31和32具有激活能力，可以激活晶体管15和20。控制器21通常在电压输入端22和电压返回端23之间，从输入端11接收一个输入电压。工作时间发生器29产生一个第一时间间隔，该第一时间间隔建立了设置锁存器30的工作时间间隔。用于设置锁存器30的工作时间间隔基本建立了晶体管15导通的时间(减去由非重叠逻辑模块所产生的延迟时间)。由发生器29形成的工作时间间隔通常也依赖于反馈电压值，因此由发生器29形成的工作时间间隔基于反馈信号值而改变。停止时间发生器35产生一个第二时间间隔，该第二时间间隔建立了重置锁存器30的停止时间间隔。重置锁存器30的停止时间间隔还基本建立了晶体管15被截止的时间(减去由非重叠逻辑模块所产生的延迟时间)。
假设发生器35的输出端处的第二控制信号为高。发生器35为高重置锁存器30，其使得Q输出为低以及Q bar输出为高。高Q bar输出重置发生器35，使得发生器35的输出为低。锁存器30的低Q输出通过非重叠逻辑模块接通晶体管15，并且截止晶体管20。非重叠逻辑模块确保在接通和截止晶体管15和20之间存在一个停滞时间(dead-time)，以避免出现直通电流(shoot-through current)。低Q输出还使得发生器29启动工作时间间隔。工作时间间隔终止后，发生器29确定一个第一控制信号，并设置锁存器30。锁存器30的高Q输出截止晶体管15，同时接通晶体管20。因此，发生器29产生的第一时间间隔确立了锁存器30的Q输出上的FM控制信号的工作时间。高Q输出也重置了发生器29，其使得第一输出为低。停止时间发生器35接收锁存器30的低Q bar输出，并且开始产生停止时间间隔。当发生器35形成停止时间间隔时，发生器35的输出变低，而锁存器30的Q输出上的FM控制信号被禁止。当停止时间间隔终止时，发生器35的输出变高，重置了锁存器30，因此使得锁存器30的Q输出为低和Q bar输出为高。低Q输出在非重叠逻辑模块所产生的延迟时间以后，接通晶体管15，并且截止晶体管20。低Q输出也使得发生器29开始形成工作时间间隔。高Q bar输出重置发生器35，并且使得发生器35的输出变低。因此，发生器35形成的第二时间间隔确立了锁存器30的Q输出上的FM控制信号的停止时间。由于发生器35产生的时间间隔设置了FM控制信号的停止时间，精确地控制发生器35产生的时间间隔就非常重要。
图3示意性地示出了一部分工作时间发生器35的实施例。发生器35通常包括一个偏压发生器40，用来为发生器35的其他元件形成偏压。偏压发生器40可以是任何已知类型的精确参考电路。发生器35也包括一个参考信号发生器43、一个电压电流转换器47、一个电流镜51、一个电容器55、一个实施为晶体管54的放电开关、一个比较器60和一个反相缓冲器62。发生器35的输出端37通常连接在锁存器30的重置输入端，发生器35的放电输入端36通常连接到锁存器30的Q bar输出。电阻器48被连接到转换器47。电阻器48通常在发生器35外部以及在半导体基片外部，在半导体基片上如此形成发生器35，使得电阻器48可以作为一个具有非常精确的电阻值的精确电阻器。电阻器48通常连接到控制器21的输入端64。
参考信号发生器43通常包括一个偏压晶体管41和一个二极管连接的晶体管42，连接偏压晶体管41以接收偏压发生器40的偏压，晶体管42从晶体管41接收偏流。晶体管42在参考信号发生器43的参考节点39上形成参考电压。参考电压的值是晶体管42的栅源阈值电压(Vgs)的函数。因为Vgs是温度和工艺参数的函数，Vgs的值会随温度漂移或改变，并且会基于工艺参数从一个半导体基片到另一个不同的半导体基片而改变。电压电流转换器47通常包括一个运算放大器44，例如一个跨导放大器，和一个晶体管45，晶体管45用来接收节点39的参考电压，并且形成代表节点39的参考电压值的电流46。电流46也被标为并且可以备称为电流I1。电流46流经电阻器48，并在电阻器48上形成一个电压降，其与节点39的参考电压基本相等。因此，电流46的电流值为I1＝Vgs(42)/R48其中I1＝电流46，R48＝电阻器48的值，以及Vgs(42)＝晶体管42的Vgs电流镜51包括一个第一晶体管49和一个第二晶体管50，它们连接在电流镜结构中。电流镜51接收电流46，并且形成一个充电电流53，其以晶体管49和50的有源区域的比率而成比例于电流46的值。在优选实施例中，该比率大约为1∶1，所以电流53的值和电流46的值基本相等。尽管电流53倾向于和电流46相等，由于存在工艺和其他已知变动，本领于技术人员会认为电流53的值会稍微不同于电流46的值。电流53给电容器55充电，以在节点52处形成一个时间相关信号。在电容器55充电时，在节点52处形成的电压由比较器60接收。比较器60一般包括一个比较器晶体管59和一个偏压晶体管58。偏压晶体管58设置成接收发生器40上的偏压，并形成一个施加于晶体管59的偏流。晶体管59比较节点52的电压和晶体管59的栅源阈值电压(Vgs)，当节点52的电压值基本达到与晶体管59的Vgs相同的值时，就会使晶体管59拉低节点61，并且升高输出端37。把电容器55充电到晶体管59的Vgs所需的时间量为T＝(Vgs(59)*C55)/I2用I1替换I2有T＝(C55*R48)*(Vgs(59)/Vgs(42))。
其中，T＝充电电容器55的时间，I2＝电流53，以及Vgs(59)＝晶体管59的Vgs。
因此，充电电容器55所需的时间是晶体管42和59的阈值电压以及电阻器48和电容器55的值的函数。在一个积分电路中，形成两个具有基本相同阈值的晶体管是可能的。另外，这些阈值将会以相同的方式随着温度变动和工艺变动而变化。因此，在上述等式中阈值电压的变化彼此抵消，所以所产生的时间间隔独立于温度和工艺变动。
如在图1的描述中所解释的，如果设置了锁存器30，Q bar输出为低。发生器35接收低Q bar输出，其截止晶体管54。因为晶体管54在此之前是接通的，节点52为低，节点61为高，因此，输出端37为低。截止晶体管54使发生器53开始给电容器55充电，并开始形成停止时间间隔。输出37保持为低，直到电容器55充电到晶体管59的Vgs。当节点52的电压值开始基本等于晶体管59的Vgs时，使晶体管59拉低节点61，并且升高节点37。输出端37为高重置锁存器。发生器35接收高Q bar输出，然后接通晶体管54，以使电容器55放电，并且拉低节点52。节点52为低截止晶体管59，并且使输出端37降低。
图4为包含曲线的曲线图，该曲线示出发生器35的一些信号。横坐标指示时间，纵坐标指示所示信号的信号增加量。曲线66表明节点52上的电压，曲线67表明晶体管59在节点61上产生的信号，时间68表明晶体管59的延迟。该描述参考图3和图4。除了从时间间隔中去掉温度变动和半导体工艺变动以外，晶体管59一般地比运算放大器开关速度更快。因此，晶体管59的延迟非常小。因此，电容器55上的电压达到节点39的参考电压和晶体管59开关之间的延迟非常小，如时间68所示。可信的是，晶体管59的延迟为设置成比较器的运算放大器的延迟的百分之二十五到百分之八十(25％-80％)。在一个特定的示例性实施例中，一个运算放大器类型的比较器具有大约三十纳秒(30ns)的延迟，而晶体管59具有大约六纳秒(6ns)的延迟。结果，发生器35在时刻T2产生的时间间隔基本等于表明的需要把电容器55充电到节点39的参考值所需的时间间隔，如时刻T1所示。
为了帮助实施发生器35的这个功能，偏压发生器40连接在电压输入端22和返回端23之间。发生器40的输出端通常连接到晶体管41的栅极和晶体管58的栅极。晶体管41的源极连接到输入端22，并且晶体管41的源极通常连接到放大器44的非反相输入端以及晶体管42的栅极和漏极。晶体管42的源极连接到返回端23。放大器44的反相输入端连接到输入端64、电阻器48的第一端和晶体管45的源极。放大器44的输出端连接到晶体管45的栅极。晶体管45的漏极通常连接到晶体管49的漏极、晶体管49的栅极和晶体管50的栅极。晶体管49的源极通常连接到晶体管50的源极和输入端22。晶体管50的漏极通常连接到晶体管59的栅极、晶体管54的漏极和电容器55的第一端。电容器55的第二端通常连接到晶体管54的源极和返回端23。晶体管54的栅极连接到输入端36。晶体管58的源极连接到输入端22，并且漏极通常连接到晶体管59的漏极和缓冲器62的输入端。晶体管59的源极连接到返回23端。电阻器48的第二端连接到返回端23。
图5示意性地示出了一部分工作时间发生器29的实施例。发生器29类似于在图2到图4的描述中所解释的发生器35，除了发生器29将时间间隔作为反馈(FB)信号的函数来调整。发生器29包括与发生器35的输入端36类似的输入端28，也包括一个FB电压电流转换器71，其接收反馈电压并响应性地形成电流74，电流74为FB信号的函数。因此，通过晶体管49的电流值是电流46和74之和，它也是FB信号值的函数。转换器71包括一个运算放大器72，如跨导放大器，一个晶体管73和一个电阻器76。电阻器76一般位于其上形成发生器29的半导体基片的外部，使得电阻器76的值可以被精确控制的。电阻器76一般通过发生器29的输入端75连接到转换器71。随着FB信号的值改变，转换器71也相应于FB信号的改变，响应性地改变或调整通过晶体管49的电流值，进而改变或调整电流53。在优选实施例中，如果FB信号基本处在返回端23的值上，希望发生器29产生的时间间隔与发生器35产生的时间间隔同样精确。如果反馈信号是另一个值，则发生器29产生的时间间隔就不会像发生器35产生的时间间隔那么精确。本领域技术人员会认为，在其他实施例中，发生器29产生的时间间隔没必要像发生器35那样精确，因此，发生器29可以使用与发生器35的结构不一样的结构。
尽管所示出的定时信号发生器35用在一部分谐振电源转换器中，但是本领域技术人员应当理解，发生器35可以用于或用作需要精确时间间隔的任何一部分电路中。发生器29也可以用作需要时间间隔的任何一部分电路中，该时间间隔可能被外部信号所改变。同样，工作时间发生器29、停止时间发生器35和锁存器30组成一个振荡器，其频率可以通过改变发生器29的输入端34上的信号值而改变。这样的振荡器通常称作电压控制振荡器。该振荡器用在需要具有精确时间间隔的振荡器的各种应用中。
图6示意性地示出一个半导体器件或集成电路95的一部分实施例的放大平面图，器件或集成电路95形成于半导体基片96上。发生器35形成于基片96上。基片96也包括图3为了简洁没有示出的其他电路，比如发生器29和控制器21。发生器35和器件或集成电路95通过本领域公知的半导体制造技术形成于基片96上。
综上所述，显然本文公开了一种新颖的发明及其方法。因此，在其他特征中，包含使用参考信号发生器和比较器，它们有相互抵消的阈值变化。使用一个MOS晶体的Vgs设置参考信号，并使用另一个MOS晶体管的Vgs作为参考信号进行比较，可以得到一个更精确的时间间隔。另外，使用具有互相追踪的Vgs值的偏压晶体管，进一步提高了时间间隔的精确性。
虽然通过具体的优选实施例描述了本发明的主要内容，但是很明显，半导体领域的技术人员应当清楚，本发明存在很多替换和改变。更具体地，本发明的主要内容是针对特定的N沟道和P沟道晶体管结构描述的，尽管本发明的方法可以直接应用于双极晶体管、以及BiCMOS、金属半导体FETs(MESFETs)、HFETs和其他晶体管结构。另外，为了描述清楚起见而使用词语“连接(connect)”，但是，该词语与词语“连接(couple)”具有相同的含义。因此，“连接”应该解释成包括直接连接和非直接连接。
权利要求
1.一种构成定时信号发生器的方法，包括连接一个第一晶体管以形成一个第一参考信号，所述第一参考信号具有一个值，所述值是所述第一晶体管的阈值的函数；连接一个电容器，所述电容器由所述第一参考信号充电，并形成一个第一时间改变信号；设置一个比较器，所述比较器具有一个阈值，所述阈值追踪所述第一晶体管的阈值；和连接所述比较器，来比较所述第一时间改变信号和所述比较器的阈值，并响应性地形成一个控制信号。
2.如权利要求1所述的方法，其中连接所述第一晶体管以形成所述第一参考信号的步骤，包括连接所述第一晶体管以形成一个参考电压，所述参考电压为所述第一晶体管的阈值的函数。
3.如权利要求2所述的方法，进一步包括连接一个电压电流转换器，以形成一个第一参考电流，所述第一参考电流代表了所述参考电压。
4.如权利要求3所述的方法，进一步包括连接一个电阻器到所述电压电流转换器的输出端，其中所述第一参考电流流经所述电阻器。
5.如权利要求1所述的方法，其中设置所述比较器使其具有追踪所述第一晶体管的阈值的所述阈值的步骤，包括设置所述比较器的所述阈值，以基本消除所述第一参考信号的所述阈值的依赖效应，使得所述控制信号的确定时间不依赖于所述比较器的所述阈值或所述第一晶体管的所述阈值。
6.一种定时信号发生器，包括一第一晶体管，其有一个第一阈值电压、一个第一载流电极和一个控制电极，所述控制电极连接到一个第二载流电极；一电压电流转换器，其连接到所述第一晶体管的第二载流电极，所述电压电流转换器设置成形成一个电流，所述电流代表从所述第一晶体管接收的电压；一电容器，其连接以接收充电电流，并形成一个时间依赖信号，所述充电电流代表了来自所述电压电流转换器的所述电流；和一第二晶体管，其形成以具有一第二阈值电压、第一载流电极、第二载流电极和控制电极，所述第二阈值电压追踪所述第一阈值电压，所述控制电极连接以接收所述时间依赖信号。
7.如权利要求6所述的定时信号发生器，其中所述电压电流转换器包括一个运算放大器和一个第三晶体管，所述运算放大器具有一反相输入端、一非反相输入端和一输出端，所述非反相输入端连接到所述第一晶体管的所述第二载流电极；所述第三晶体管具有一第一载流电极、一控制电极和一第二载流电极，所述控制电极连接到所述运算放大器的所述输出端，所述第二载流电极连接到所述运算放大器的所述反相输入端。
8.如权利要求7所述的定时信号发生器，进一步包括一电阻器，所述电阻器具有一个第一端和一个第二端，所述第一端连接到所述第三晶体管的所述第二载流电极，所述第二端连接到一电压返回端。
9.如权利要求6所述的定时信号发生器，进一步包括一第三晶体管，所述第三晶体管具有一第三阈值电压、一控制电极、一第一载流电极和一第二载流电极，所述控制电极连接以接收一偏压，所述第一载流电极连接到所述第一晶体管的所述第二载流电极，所述第二载流电极连接以接收一输入电压。
10.如权利要求9所述的定时信号发生器，进一步包括一第四晶体管，所述第四晶体管具有一第四阈值电压、一控制电极、一第一载流电极和第二载流电极，所述第四阈值电压追踪所述第三阈值电压，所述控制电极连接以接收所述偏压，所述第一载流电极连接以接收所述输入电压，所述第二载流电极连接到所述第二晶体管的所述第二载流电极。
全文摘要
精确的定时信号发生器及其方法。在一个实施例中，一个参考信号发生器形成一个参考信号，其具有温度变动和工艺变动。一个具有类似变动的比较器，用于利用该参考信号来进行信号检测。
文档编号H03K5/15GK101079617SQ20071010457
公开日2007年11月28日 申请日期2007年5月25日 优先权日2006年5月26日
发明者彼得·卡丹卡 申请人:半导体元件工业有限责任公司