专利名称：具有多个频率锁定电路的频率合成器的制作方法
技术领域：
本发明涉及频率合成器，特别是涉及一种具有多个频率锁定电路的频 率合成器。
背景技术：
在一般的电子系统或电路中，通常需要频率合成器以满足系统的同步
需求，而频率合成器通常具有频率锁定电路(如锁相回路)以将特定讯号 锁定至特定频率。然而，随着技术的发展，系统的速度日趋快速，因此频 率锁定电路的锁定速度亦越来越被重视，但频率锁定电路的锁定速度往往 受限于参考时钟讯号的频率，因此在高速跳频系统中的应用也因此受限。
图1示出了现有技术中用以解决上述问题的频率合成器100。如图1所 示，此频率合成器100包含N个频率锁定电路102 ~ 106 (部份频率锁定电 路省略未绘出)以及一选择电路108。 N个频率锁定电路102 ~ 106中的每一 个分别根据相对应的参考时钟讯号RCS,、RCS2…RCSw锁定相对应的时钟讯号 CS!、 CS2…CSw至与各参考时钟讯号RCS,、 RCS2…RCSN相对应的特定频率。依 所需的频率，选择装置108可选择时钟讯号CSi、 CS2…CSw其中之一作为所 要的输出时钟讯号OCS。
然而，此类的电路却有着相当大的缺点，那就是每一个频率锁定电路 102 - 106于运作过程中仅对应至一参考时钟讯号，缺乏弹性，而且，若一 个系统需要越多锁定至不同频率的讯号，则此类电路的面积越大，因而与 现今电子系统尺寸微小化的驱势背道而驰。再者，若未被使用的频率锁定 电路一直持续将时钟讯号锁定至特定频率，将会增加不必要的功率消耗以 及系统负担。因此，便需要一种新颖的机制来解决上述的问题。
发明内容
如上所述，本发明的目的之一为提供一种频率合成器，可利用多个锁 定频率电路同时设定(Settling)来放宽锁定频率电路的设定时间(Settling Time),并减少功率的消耗。
本发明的又一目的为提供一种频率合成器，其是控制多个频率锁定电 路在需要时才锁定讯号，以减少功率消耗以及系统负担。
本发明的又一目的为提供一种频率合成器，其频率锁定电路可对应一 个以上的参考时钟讯号，以增加系统的弹f生并减少电路面积。
本案的较佳实施例披露了一种频率合成器，包含多个频率锁定电路、
锁定多个时钟讯号并输出所述时钟讯号。选择电路耦接于所述频率锁定电 路，用以自所述时钟讯号中选择一特定时钟讯号作为一输出时钟讯号，其 中所述频率锁定电路中的一特定频率锁定电路锁定该特定时钟讯号。控制 电路耦接于多个频率锁定电路以控制所述频率锁定电路，其中当该选择电 路选择特定时钟讯号来作为输出时钟讯号的期间，控制电路会控制特定频 率锁定电路以外的其它频率锁定电路中至少一频率锁定电路来同时依据另 一参考时钟讯号以锁定另一时钟讯号。
此外，此频率合成器可还包含有一参考频率产生模块，用以输出M个 参考时钟讯号，其中频率锁定电路的个数为N (NOO,另上述控制电路另耦 接于参考频率产生模块，用来自M个参考时钟讯号中选择输出至频率锁定 电路的参考时钟讯号。
图1为现有频率合成器的功能方块示意图。 图2为本发明的第一实施例的频率合成器的功能方块示意图。 图3为本发明的第二施实例的频率合成器的功能方块示意图。 图4为本发明的第三实施例的频率合成器的功能方块示意图。 图5为本发明的第四实施例的频率合成器的功能方块示意图。
附图符号说明
100、 200、 300、 400、 500频率合成器
102、 104、 106、 404、 406、 408、 504、 506、 508频率锁定电路 202、 302、 402、 502控制电路 204、 304第一频率锁定电路206、 306第二频率锁定电路
208、 308第三频率锁定电路
108、 210、 310、 410、 510选择电路
312、 512参考频率产生模块
具体实施例方式
图2示出了根据本发明的第一实施例的频率合成器200。如图2所示， 此频率合成器200具有一控制电路202、 一第一频率锁定电路204、 一第二 频率锁定电路206、 一第三频率锁定电路208以及一选择电路210。第一频 率锁定电路Z(M依据一第一参考时钟讯号RCS,锁定第一时钟讯号CSi并输出 第一时钟讯号CS!，第二频率锁定电路206依据一第二参考时钟讯号RCS2锁 定第二时钟讯号CS2并输出第二时钟讯号CS2,第三频率锁定电路208依据 第三参考时钟讯号RCS3锁定第三时钟讯号CS3并输出第三时钟讯号CS3。选 择电路21Q用以选择时钟讯号CS! 、 CS2以及CS3其中之一作为 一输出时钟讯 号OCS。控制电路202用以控制第一频率锁定电路204、第二频率锁定电路 206以及第三频率锁定电路208 。在此实施例中，是以锁相回路(Phase Locked Loop, PLL)来实作频率锁定电路204、 206以及208,以一多任务器 MUX来实作选择电路210，然而本领域技术人员可利用其它电路达到相同的 功能，亦不脱本发明的范畴。
在选择电路21G选取第一时钟讯号CSt为输出时钟讯号OCS的期间，第 二频率锁定电路206将第二时钟讯号CS2锁定至第二参考时钟讯号RCS2而第 三频率锁定电路208依据第三参考时钟讯号RCS3来运作；而在选择电路210 选取第二时钟讯号CS2为输出时钟讯号OCS的期间，第三频率锁定电路208 便将第三时钟讯号CS3锁定至第三参考时钟讯号RCS3。
此外，频率锁定电路204 - 208中的每一个于运作过程中可对应至一个 以上的参考时钟讯号。举例而言，当第一时钟讯号CS^皮锁定至第一参考时 钟讯号RCSi且第一时钟讯号CS^皮选择为输出讯号OCS时，控制电路202控 制第二频率锁定电路206使第二时钟讯号CS2逐渐被锁定至第二参考时钟讯 号RCS2。当第二时钟讯号CS2被锁定至第二参考时钟讯号RCS2后，系统跳频 至第二参考时钟讯号RCS2的频率，而控制电路202控制第三频率锁定电路 208使第三时钟讯号CS3逐渐被锁定至第三参考时钟讯号RCS3。当第三时钟
6讯号CS3被锁定至第三参考时钟讯号RCS3后，系统跳频至第二参考时钟讯号 RCS2的频率，且控制电路202还控制第一频率锁定电路204使第一时钟讯号 CS,逐渐被锁定至频率不同于第一参考时钟讯号RCSi的第四参考时钟讯号 RCS4。藉由上述方法，可利用同一频率锁定电路将与其对应的时钟讯号锁定 至不同的参考时钟讯号，可使系统较有弹性且大幅减少电路所须面积，而 且，藉由在需要时才启动频率锁定电路的机制，可减少系统的不必要功率 消耗以及负担。
须注意的是，频率合成器200的操作不需要完全遵守上述的操作。举 例而言，当选择电路210选择第一时钟讯号CS!为输出时钟讯号OCS时，控 制电路202可仅控制第二频率锁定电路206使第二时钟讯号CS2逐渐被锁定 至第二参考时钟讯号RCS2，亦可同时控制第二频率锁定电路206以及第三 频率锁定电路208使第二时钟讯号CS2和第三时钟讯号CS3分别逐渐被锁定 至第二参考时钟讯号RCS2以及第三参考时钟讯号RCS3。也就是说，当多个 时钟讯号CSh CS2、 CS3其中之一被选择电路210选择为输出时钟讯号OCS
少一个逐渐将其对应的时钟讯号锁定至对应的参考时钟讯号。而其锁定时 间与欲锁定的数目，可视系统需求或使用者的需要而决定。
图3示出了根据本发明的第二实施例的频率合成器300。类似于上述的 频率合成器200，频率合成器300亦包含控制电路302、第一频率锁定电路 304、第二频率锁定电路306、第三频率锁定电路308以及选择电路310。 不同的处在于频率合成器300还具有一参考频率产生模块312，用来输出M 个参考时钟讯号RCSi、 RCS2 — RCSM (M>3)。在此实施例中，控制电路302 除了控制第一频率锁定电路304、第二频率锁定电路306以及第三频率锁定 电路308的操作之外，还用以自M个参考时钟讯号RCS!、 RCS2...RCSM中选 择输出至频率锁定电路304 - 308的参考时钟讯号。除了参考频率产生模块 312之外，频率合成器300的操作方式与上述频率合成器200并无太大差异， 故在此不再赘述。
须注意的是，根据本发明的频率合成器并不限定于只具有三个频率锁 定电路。图4示出了根据本发明的第三实施例的频率合成器400。频率合成 器400具有一控制电路402、N个频率锁定电路404 ~ 408以及选择电路410。 控制电路402、频率锁定电路404 ~ 408以及选择电路410的操作方式与上述第一实施例和第二实施例相同。也就是说，当多个时钟讯号CSh CS2...CSN
其中之一被选择电路410选择为输出时钟讯号0CS时，控制器402将会控 制对应于未被选择的时钟讯号的频率锁定电路中至少一个逐渐将其对应的 时钟讯号锁定至对应的参考时钟讯号。而其锁定时间与欲锁定的时钟讯号 数目，当可视系统需》1U^顿者的需要而决定。
图5示出了根据本发明的第四实施例的频率合成器500。类似于频率合 成器400，频率合成器500具有一控制电路502、 N个频率锁定电路504 ~ 508以及选择电路510。唯一不同的处在于频率合成器500还包含了一参考 频率产生模块512,用以输出M个参考时钟讯号RCS" RCS卜.RCSm (M〉N), 而控制电路502除了控制频率锁定电路504 - 508，更用以自M个参考时钟 讯号RCS!、 RCS2...RCSM中选择输出至频率锁定电路504 508的参考时钟讯号。
若依照现有技术的方式，每个锁定频率的停留时间为tp,间隔时间为ts: 则依照本发明的实施，藉由多个(例如N个)频率锁定电路同时来设定 (Settling),则设定时限(Settling Time)可从只^吏用 一个频率锁定电路时 的设定时限ts,放宽为ts + (N-1) (tp+ts)，并且不像现有技术般需要多个 交换器(Switch)来切换多个频率锁定电路，而减少功率的消耗。
请注意，在本申请的说明书及权利要求中使用了某些词汇来指称特定 的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来 称呼同 一 个组件。本说明书及及权利要求中并不以名称的差异来作为区分 组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明 书及及权利要求中所提及的r包含」为一开放式的用语，故应解释成r包 含但不限定于j。以外，r耦接」 一词在此包含任何直接及间接的电气连接 手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装 置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气 连接至该第二装置。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均 等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种频率合成器，包含多个频率锁定电路，用以分别依据多个参考时钟讯号来锁定多个时钟讯号并输出所述时钟讯号；一选择电路，耦接于所述频率锁定电路，用以自所述时钟讯号中选择一特定时钟讯号作为一输出时钟讯号，其中所述频率锁定电路中的一特定频率锁定电路锁定该特定时钟讯号；以及一控制电路，耦接于该多个频率锁定电路以控制所述频率锁定电路，其中当该选择电路选择该特定时钟讯号来作为该输出时钟讯号的期间，该控制电路会控制该特定频率锁定电路以外的其它所述频率锁定电路中至少一频率锁定电路来同时依据另一参考时钟讯号以锁定另一时钟讯号。
2. 如权利要求1所述的频率合成器，其中所述频率锁定电路为锁相回路。
3. 如权利要求1所述的频率合成器，其还包含有一参考频率产生模块， 用来输出所述参考时钟讯号。
4. 如权利要求3所述的频率合成器，其中所述频率锁定电路的个数不 大于所述参考时钟讯号的个数。
5. 如权利要求3所述的频率合成器，其中该控制电路耦接于该参考频至少一特定参考时钟讯号。乡、' '
6. 如权利要求1所述的频率合成器，其中该频率合成器依序输出一第 一时钟讯号、 一第二时钟讯号以及一第三时钟讯号，且所述频率锁定电路 包含-.一第一频率锁定电路，用以依据一第一参考时钟讯号锁定该第一时钟 讯号并输出该第一时钟讯号；一第二频率锁定电路，用以依据一第二参考时钟讯号锁定该第二时钟讯号并输出该第二时钟讯号；以及一第三频率锁定电路，用以依据一第三参考时钟讯号锁定该第三时钟 讯号并输出该第三时钟讯号。
7. 如权利要求6所述的频率合成器，其中在该选择电路选取该第一时钟讯号为该输出时钟讯号的期间，该第二频率锁定电路将该第二时钟讯号 锁定至该第二参考时钟讯号，以及该第三频率锁定电路依据该第三参考时 钟讯号来运作。
8. 如权利要求7所述的频率合成器，其中在该选择电路选取该第二时 钟讯号为该输出时钟讯号的期间，该第三频率锁定电路将该第三时钟讯号 锁定至该第三参考时钟讯号。
9. 如权利要求6所述的频率合成器，其中该频率合成器是于该第三时 钟讯号后输出一第四时钟讯号，以及当该选择电路选择将该输出时钟讯号 从该第一参考时钟讯号切换至该第二参考时钟讯号后，该第一频率锁定电 路会依据对应该第四时钟讯号的 一第四参考时钟讯号来运作。
10. 如权利要求1所述的频率合成器，其中该选择电路为一多任务器。
全文摘要
一种频率合成器，包含多个频率锁定电路、选择电路以及控制电路。频率锁定电路用以分别依据多个参考时钟讯号来锁定多个时钟讯号并输出所述时钟讯号。选择电路，用以自所述时钟讯号中选择一特定时钟讯号作为一输出时钟讯号，其中所述频率锁定电路中的一特定频率锁定电路锁定该特定时钟讯号。控制电路控制所述频率锁定电路，其中当该选择电路选择特定时钟讯号来作为输出时钟讯号的期间，控制电路会控制特定频率锁定电路以外的其它频率锁定电路中至少一频率锁定电路来同时依据另一参考时钟讯号以锁定另一时钟讯号。
文档编号H03L7/22GK101453215SQ20071019624
公开日2009年6月10日 申请日期2007年11月30日 优先权日2007年11月30日
发明者刘仁杰 申请人:瑞昱半导体股份有限公司