专利名称：时间延迟补偿和脉冲宽度校正的制作方法
时间延迟补偿和脉冲宽度校正
背景技术：
当操作调光器或其它依赖脉冲宽度的电路时，复制脉冲宽度变得很重要。如果在 输入端的脉冲宽度与相应输出端的脉冲宽度明显地不同，这能够导致重大的问题。例如，由 于转换速度限制可能阻止输出级开启，脉冲可能不会获得输出信号。同样地，由于提供给输 出端的脉冲宽度中的改变，某种脉冲宽度预想的效果可能被限制或者完全未达到。许多应用使用脉冲功率波形以为部件提供功率。例如，发光二极管(LED)能够由 一种脉冲波形来驱动。同样地，声音设备例如重低音声道可以由一种脉冲波形驱动来提供 功率。此外，调光器开关经常由一种脉冲波形作为功率输出到被调光或控制的部件来实现。因此，找到一种方法使电路的输出端的脉冲宽度与输入端的脉冲宽度接近一致是 有用的。尤其地，测量输入脉冲宽度，考虑到脉冲宽度输出延迟的计算(例如，输出脉冲的 上升沿)，或者测量输入脉冲末端的延迟(例如，输入脉冲的下降沿)。在这样的情况下，可 以改进动态范围，并且可以避免输出不能开启的情况。
发明内容
本发明通过下面的文本和附图中的示例来示出并且描述。这些文本和附图应理解 为示例性的而不是限制性的。在实施例中，提供了 一种装置。在实施例中，所述装置包括具有输入端和输出端的 运算放大器。所述运算放大器的所述输入端耦合成接收输入脉冲信号。所述装置还包括 输出级，所述输出级具有耦合到所述运算放大器的输出端的输入端。所述输出级还包括配 置为耦合到负载和电压感测输出端的电流输出端。所述装置还包括比较器，所述比较器具 有耦合到所述输出级的电压感测输出端的反相输入端、配置为耦合到输入信号的同相输入 端、以及输出端。另外，所述装置还包括定时电路，所述定时电路具有耦合到比较器的输出 端的输入端和耦合到所述输入信号的输入端。所述定时电路还具有输出端以供应所述输入 脉冲信号。所述定时电路测量从所述输入信号的改变到所述比较器的输出端的改变的延 迟。所述定时电路复制所测量的延迟作为所述输入脉冲信号的改变的延迟。在另一实施例中，提供了一种方法。所述方法包括接收脉冲前沿作为输入信号。 所述方法还包括响应于所述脉冲前沿将输出信号置为有效(asserting)。所述方法还包括 测量从接收所述脉冲前沿到所述输出信号被置为有效的延迟。另外，所述方法包括接收脉 冲后沿(trailing edge)作为输入信号。此外，所述方法包括将所述输出信号的无效设置 (de-asserting)延迟大约等于所测量的延迟的时间。所述方法还包括将输出信号置为无 效。在再一实施例中，提供了一种装置。所述装置包括具有输入端和输出端的运算放 大器。所述输入端耦合成接收输入脉冲信号。所述装置包括输出级，所述输出级具有耦合 到所述运算放大器输出端的输入端。所述输出级具有配置为耦合到负载并且提供电压感测 输出端的电流输出端。所述装置还包括比较器，所述比较器具有耦合到所述输出级的电压 感测输出端的反相输入端、耦合到所述输入脉冲信号的同相输入端、以及输出端。所述装置还包括定时电路，所述定时电路具有耦合到所述比较器的输出端的输入端和配置为耦合到 输入信号的输入端。所述定时电路具有输出端以供应所述输入脉冲信号。所述定时电路用 于测量所述输入信号的特性。所述定时电路还用于复制所测量的特性作为所述输入脉冲信 号的特性。
本发明通过附图中的示例来示出。这些附图应该被理解为示例性的而不是限制性 的。图1示出了使用输入脉冲的功率驱动电路的实施例。图2示出了与图1的电路潜在相关的波形。图3示出了与图1的电路潜在相关的其它波形。图4示出了使用输入脉冲的另一功率驱动电路的实施例。图5示出了与图4的电路潜在相关的波形。图6示出了与图4的电路潜在相关的其它波形。图7示出了操作具有脉冲宽度校正的功率驱动电路的过程的实施例。图8示出了操作具有脉冲宽度校正的功率驱动电路的过程的替代实施例。图9示出了使用输入脉冲的功率驱动电路的替代实施例。这些附图应当被理解为示例性的而不是限制性的。
具体实施例方式提供了一种在功率驱动器中进行脉冲宽度校正的系统、方法或装置。功率驱动器 中的脉冲宽度校正可以在这种驱动器电路中提供更好的输出性能和更大的动态范围。这种 功率驱动器电路可以广泛用于各种应用中，尤其是在脉冲波形的功率信号的使用是有用的 应用中。在实施例中，提供了 一种装置。在实施例中，所述装置包括具有输入端和输出端的 运算放大器。所述运算放大器的输入端耦合成接收输入脉冲信号。所述装置还包括输出 级，所述输出级具有耦合到运算放大器的输出端的输入端。所述输出级还包括配置为耦合 到负载和电压感测输出端的电流输出端。所述装置还包括比较器，所述比较器具有耦合到 所述输出级的电压感测输出端的反相输入端、配置为耦合到输入信号的同相输入端、以及 输出端。此外，所述装置包括定时电路，所述定时电路具有耦合到所述比较器的输出端的输 入端以及耦合到所述输入信号的输入端。所述定时电路还具有输出端以供应所述输入脉冲 信号。所述定时电路测量从所述输入信号的改变到所述比较器的输出的改变的延迟。所述 定时电路复制所测量的延迟作为所述输入脉冲信号的改变的延迟。在一些实施例中，所述装置可以还包括插入到所述输出级的电压感测输出端和所 述比较器的反相输入端之间的电压偏移。此外，在一些实施例中，所述装置可以使用功率场 效应晶体管(MOSFET)作为输出级，其中栅极耦合到所述运算放大器的输出端，第一端子配 置为耦合到负载并且第二端子配置为耦合到地。此外，在一些实施例中，所述定时电路用RC 电路来实现，而在另外一些实施例中，定时电路通过计数器来实现。此外，在一些实施例中， 所述运算放大器是跨导放大器。
在另一实施例中，提供了一种方法。所述方法包括接收脉冲前沿作为输入信号。所 述方法还包括响应于所述脉冲前沿将输出信号置为有效。所述方法还包括测量从接收所述 脉冲前沿到所述输出信号被置为有效的延迟。另外，所述方法包括接收脉冲后沿作为输入 信号。此外，所述方法包括将所述输出信号的无效设置延迟大约等于所测量的延迟的时间。 所述方法还包括将输出信号置为无效。在再一实施例中，提供了一种装置。所述装置包括具有输入端和输出端的运算放 大器。所述输入端耦合成接收输入脉冲信号。所述装置包括输出级，所述输出级具有耦合 到所述运算放大器输出端的输入端。所述输出级具有配置为耦合到负载并且提供电压感测 输出端的电流输出端。所述装置还包含比较器，所述比较器具有耦合到所述输出级的电压 感测输出端的反相输入端、耦合到所述输入脉冲信号的同相输入端、以及输出端。所述装置 还包括定时电路，所述定时电路具有耦合到比较器的输出端的输入端和配置为耦合到输入 信号的输入端。所述定时电路具有输出端以供应所述输入脉冲信号。所述定时电路用于测 量所述输入信号的特性。所述定时电路也用于复制所测量的特性作为所述输入脉冲信号的 特性。在该文档中描述的具体实施例代表了本发明中的示例实施例，并且本质上是示例 性的而不是限制性的。在下面的描述中，出于解释的目的，为了提供对本发明透彻的理解， 阐述了许多具体的细节。然而，对于本领域技术人员而言，即使没有这些具体的细节，实现 本发明是显而易见的。在其它实施例中，为了避免本发明模糊不清，以方框图的形式示出结 构和设备。在具体实施方式
中涉及的“一个实施例”或“实施例”意味着结合实施例描述的特 定特征、结构、或者特性包括在本发明的至少一个实施例中。在具体实施方式
中不同地方出 现的短语“在一个实施例中”不一定是指同一个实施例，也不一定是与其它实施例相互排斥 的分开的或替代的实施例。不同的实施例的特征和方面可以被结合到其它实施例，并且该 文档中示出的实施例可以不需要所示出或描述的全部特征或方面来实现。实施例可以解决上述确定的许多问题，并且提供一种系统和一些部件来满足所确 定的如果不是全部也是许多的需要。此外，所述系统可以在单个统一的平台上或者作为一 组分离的组件来展现所有的这些部件。在实施例中，使用几个主要的部件。这些部件包括 输入端子、放大器、定时器、以及输出功率晶体管。图1示出了功率驱动器电路的实施例。传统的功率驱动器电路100可以用来驱动 负载165，例如LED (发光二极管)或其它源的集合。这种负载165可以使用例如图2 (Vpulse) 中提供的输入信号来进行驱动。特别地，图2示出了与图1的电路潜在相关的波形。在 Vpulse115处所接收的脉冲作为输入信号，用于控制MOSFET 120的栅极端。FET 120在一端 (例如，漏极端)耦合到接地端155，并且在另一端耦合到运算放大器125的同相输入端。同 样耦合到运算放大器125同相输入端的是通过电阻110耦合的Vref信号105。因此，运算放 大器的125的同相输入端趋于保持在大概V,ef105，除非当Vpulse115使得FET 120将运算放 大器125的同相输入端拉到接近地(OV)。运算放大器125在节点V。ut130提供输出，所述输出耦合到电容135 (从而耦合到接 地端155)，并且所述输出驱动MOSFET 140的栅极端。FET 140提供功率场效应管，其在一 端(例如，源极端)耦合到负载165，从而耦合到V。。170(电源轨)。FET 140还在一端(例如，漏极端)耦合到VlMd节点145。Vioad 145还耦合到Rsense150，并进而耦合到接地端155。 Vload145还耦合到运算放大器125的反相输入端。因此，在运行中，放大器125趋于将VlMd145 与放大器125的同相输入端保持在相同的值，从而向负载165提供脉冲驱动电流I。ut160。如图2所示的Vpulse115处的脉冲被复制作为在V。ut130处的脉冲(同样如图2所 示)，并且因此提供I。ut电流160 (进一步如图2所示)。如果Vpulse115以IOOHz或者更大的 频率产生脉冲，LED会以足够高的速率闪烁以至于人眼趋于视它为稳定光，并且Vpulse的占 空比趋于调节这种LED的亮度。然而，从对图2的定性检查中，以下这些都是很明显的，在 Vout 130处的脉冲和最终的I。ut 160趋于被转换率限制，降低了电路100的输出的占空比并 且限制了输出的动态范围。因此，tl表示Vpulse脉冲的上升沿，t2表示输出电流I。ut的上升 沿，t3表示被调节的电流I。ut (基本上满电流输出作为通过运算放大器调节的电流)，t4表 示Vpulse和I。ut的后沿或下降沿，t5表示I。ut的停止。tl和t4之间的差异比t2和t4之间 的差异大，表明对于该电路100，Vpulse的占空比要比相应的I。ut(和V。ut)的占空比大。图3中示出了一种更极端或者退化的情况。图3示出了与图1的电路潜在相关的 其它波形。在图3中，Vpulse的占空比很小，例如10%或20%。输出电压V。ut(所示的Vo)通 过转换率限制被截短。该转换率限制可能是例如在FET 140处电容超出、或者放大器125可 用电流的限制的结果。对于诸如 Τ 140功率FET来说，阈值电压Vt可以是5V。如果Vpulse 被设置为驱动5V，但是V。ut由于转换率因素被限制达到的峰值小于5V，那么I。ut可能不能 被开启。因此，从tl到t4的时间可能看上去足够使FET 140开启，但是在t2处上升的V。ut 的转化率和延迟可能会使V。ut无法达到Vt，并且I。ut保持基本上为0。注意到电压V。ut中的 衰退和减小趋于从所述Vpulse信号的传播比电压V。ut中的增长快。这是由于V。ut开始低于 Vt但是没有高于Vt结束的事实，这意味着图1中的FET 140被偏置成以相对于Vt的小的过 度驱动来进行驱动。例如，Vt可以是5V，所述过度驱动可以是50mV或250mV，这意味着V。ut 仅需要通过所述小的过度驱动的下降来截止FET 140。利用足够小的脉冲，FET 140不会导 通。因此，提供增加与给定输入脉冲对应的输出脉冲的脉冲宽度的功率驱动电路是有用的。现在转到图4，提供了可以改进脉冲宽度情况的实施例的示例。图4示出了另一功 率驱动器电路的实施例。与图1相同，电路400提供了功率驱动器电路。在Vpulse486处接 收脉冲作为输入信号，这给定时电路487提供了输入。定时电路487产生Vzera信号417作 为输出，该输出控制M0SFET420的栅极端。FET 420在一端(例如，漏极端)耦合到接地端 455，并且在另一端耦合到运算放大器425的同相输入端。同样耦合到运算放大器425的同 相输入端的是通过电阻410耦合的V,ef信号405。因此，运算放大器425的同相输入端趋于 保持在大概V,ef 405，除非当Vzera 417使得FET 420将运算放大器425的同相输入端拉到 接近地(OV)。运算放大器425在节点V。ut 430提供了输出，所述输出耦合到电容435 (从而耦合 到接地端455)，并且所述输出驱动MOSFET 440的栅极端。FET440提供了一个功率场效应 管，其在一端(例如，源极端)耦合到负载465，并且从而耦合到V。。470(电源轨)。FET 440 还在一端(例如，漏极端)耦合到Vltjad节点445。Vload445还耦合到Rsense450，Rsense450又耦 合到接地端455。Vload 445还耦合到运算放大器425的反相输入端。Vlrad 445还通过电压 偏置源472耦合到运算放大器477的输入端。V,ef 405同样耦合到放大器477的输入端。 在该电路中，放大器477用作比较器，决定何时力_ 445大于Vref 405，并且提供这样的输出指示给定时电路487。因此，定时电路487可以接收Vpulse487的上升沿并且升高或将Vzera 417置为有效。当Vpulse487下降时，定时电路可以确定在测量的时间量内VlMd 445低于Vref 405，并且通过响应于Vpulse487的下降，在Vzera 417被置为无效之前的类似的时间延长Vzera 417的脉冲宽度。在运行中，放大器425趋于将VlMd 445和放大器425的同相输入端保持 在相同的值，并且从而提供脉冲驱动电流I。ut 460给负载465。由于输出脉冲在持续期间与 输入脉冲大致相等，这趋于允许更小的脉冲作为输入信号和更大的动态范围。转向相关的波形，图5示出了与图4的电路潜在相关的波形。Vpulse设置有占空比。 Vout具有类似的占空比，并且I。ut的相应的波形也具有类似的占空比。在tl，能够观察到输 入脉冲的上升沿。在t2，I。ut开始上升。在〖3，1_开始进入稳定。在t4，可以观察到输入 信号的下降沿。在t5，电流I。ut开始下降。对于定时电路，从tl到t2的时间与从t4到t5 的时间大致相同。定时电路487的另一选择是为整个脉冲提供延迟代替从上升沿到上升沿提供延 迟。图6示出了与图4的电路潜在相关的关于这种选择的其它波形。如图所示，从tl (输 入的上升沿)到t2(输入的下降沿)的时间与从t3(输出的上升沿)到t5(输出的下降 沿)的时间大致相等。定时电路487对从tl到t2的时间计数，并且从t3到t5将Vzera置 为有效类似的时间量。注意到定时电路487可以以多种方式来实现，例如通过使用快速数 字计数器或者通过使用RC定时电路。同样地，注意到运算放大器125和425可以是跨导放 大器，或者如果有其它考虑，可以是其它运算放大器。例如，单端输入可能是有用的。通过两个示例实现的过程可以提供对该电路进一步的了解。图7示出了操作具有 脉冲宽度校正的功率驱动器电路的过程的实施例。过程700包括接收上升沿、对输出上升 沿的延迟进行计数、接收下降沿、基于计数的延迟来延迟输出被置为无效、以及将输出信号 置为无效。过程700和该文档中的其它过程实现为模块组，其可以是例如过程模块或操作、 设计来满足过程操作的硬件模块、或不同类型模块的一些组合。过程700通过在模块710 接收输入上升沿而启动。在模块720，从输入上升沿到输出上升沿的延迟被测量或计数。在 模块730，接收输入的下降沿。响应于模块730的下降沿和模块720中所测量的延迟，在模 块740计数类似的延迟时间。在模块750，将输出信号(例如，驱动功率MOSFET的栅极的信 号)置为无效，提供与输入信号类似的脉冲宽度。希望为整个脉冲宽度实现延迟，而不是被置为无效的延迟，图8提供了一些见解。 图8示出了操作具有脉冲宽度校正的功率驱动器电路的过程的另一实施例。过程800包括 接收输入上升沿、对脉冲宽度进行计数、将输出(在脉冲完成以后)置为有效、进行计数直 到所述脉冲宽度、并且将输出置为无效。因此，过程800提供测量整个脉冲的过程，并且然 后提供类似的输出脉冲。过程800通过在模块810接收脉冲上升沿而启动。在模块820，计数或测量脉冲宽 度直到观察到下降沿。在模块820，响应该下降沿，输出被置为有效。在模块840，对输出被 置为有效之后的时间进行测量，对置为有效的时间计数直到脉冲宽度。在模块850，响应到 达脉冲宽度的限制，将输出置为无效。图9示出了功率驱动器电路的替代实施例。驱动器电路400提供了一个实施例， 同样可以使用驱动器电路900。在Vpulse983处接收脉冲作为输入信号，其提供输入给比较器 977。比较器977提供输出，该输出被耦合到定时电路987，并作为其输入。定时电路987产生VtimCT信号918作为输出，该输出为运算放大器925提供输入。运算放大器925在节点V。ut 930提供输出，该输出耦合到电容935 (并且从而耦合 到接地端955)，并且所述输出驱动MOSFET 940的栅极端。FET940提供了功率场效应管， 其在一端(例如，源极端)耦合到负载965，并且从而到V。。970(电源轨)。FET 940还在一 端(例如，漏极端)耦合到Vltjad节点945。Vload 945还耦合到Rsense950，并进一步耦合到接 地端955。Vload 945还耦合到运算放大器925的反相输入端。Vlrad 945还通过电压偏置源 972耦合到运算放大器977的输入端。在该电路中，放大器977用作比较器，决定何时Vltjad 945高于Vpulse983，并且提供这样的输出指示给定时电路987。定时电路987因此可以接收 Vpulse983的上升沿并且升高或将VtimCT918置为有效。当Vpulse983下降时，定时电路可以确定 在测量的时间量内VlMd945低于Vpulse983，并且在响应于Vpulse983的下降而决定将VtimCT918 置为无效之前将VtimCT918的脉冲宽度延长一类似的时间。在运行中，放大器925趋于将Vltjad 945和放大器925的同相输入端保持在相同的值，并且从而提供脉冲驱动电流I。ut 960给负 载965。由于输出脉冲在持续期间与输入脉冲大致相等，这趋于允许更小的脉冲作为输入信 号以及更大的动态范围。注意到负载965可以是任何类型的负载，其运行在以一系列脉冲 供应电源供应的模型上。示例包括音频设备(例如，重低音声道)和调光器开关设备(以 电路作为变光开关的一部分来代替)。LED也作为潜在的负载被提到，并且其它能够运用脉 冲宽度作为输入的负载也可以被使用。本领域技术人员应该意识到出于例示的目的，已经描述了系统和方法的特定示例 和实施例，但是在不偏离本发明的情况下可以作出各种修改。例如，本发明的实施例可以 应用到许多不同类型的应用，例如车辆、个人使用、固定使用、暂时或永久的安装，或其它环 境。此外，一个实施例的特性可以被结合到其它实施例，即使在本文档的单个实施例中这些 特性并没有描述在一起.。
10
权利要求
1.一种装置，包括具有输入端和输出端的运算放大器，所述输入端耦合成接收输入脉冲信号； 输出级，所述输出级具有耦合到所述运算放大器的输出端的输入端、配置为耦合到负 载和电压感测输出端的电流输出端；比较器，所述比较器具有耦合到所述输出级的所述电压感测输出端的反相输入端、配 置为耦合到输入信号的同相输入端、以及输出端； 以及定时电路，所述定时电路具有耦合到所述比较器的输出端的输入端和耦合到所述输入 信号的输入端，并且具有用于供应所述输入脉冲信号的输出端，所述定时电路用于测量从 所述输入信号的改变到所述比较器的输出的改变的延迟，所述定时电路用于复制所测量的 延迟作为所述输入脉冲信号的改变的延迟。
2.根据权利要求1所述的装置，还包括插入到所述输出级的电压感测输出端和所述比较器的反相输入端之间的电压偏移。
3.根据权利要求1所述的装置，其中所述输出级是功率M0SFET，所述功率MOSFET具有耦合到所述运算放大器的输出端的 栅极、配置为耦合到负载的第一端子和配置为耦合到地的第二端子。
4.根据权利要求1所述的装置，其中 所述定时电路利用RC电路实现。
5.根据权利要求1所述的装置，其中 所述定时电路用数字计数器实现。
6.根据权利要求1所述的装置，其中 所述运算放大器是跨导放大器。
7.根据权利要求1所述的装置，其中 LED作为所述负载耦合到所述输出级。
8.根据权利要求1所述的装置，其中音频部件作为所述负载被耦合到所述输出级。
9.根据权利要求1所述的装置，其中 可调灯作为所述负载耦合到所述输出级。
10.根据权利要求1所述的装置，还包括插入到所述输出级的电压感测输出端和所述比较器的反相输入端之间的电压偏移； 并且其中所述输出级是功率M0SFET，所述功率MOSFET具有耦合到所述运算放大器的输出端的 栅极、配置为耦合到负载的第一端子和配置为耦合到地的第二端子； 所述定时电路利用RC电路实现； 并且所述运算放大器是跨导放大器。
11.一种装置，包括具有输入端和输出端的运算放大器，所述输入端耦合成接收输入脉冲信号； 输出级，所述输出级具有耦合到所述运算放大器的输出端的输入端、配置为耦合到负载和电压感测输出端的电流输出端；比较器，所述比较器具有耦合到所述输出级的所述电压感测输出端的反相输入端、耦 合到所述输入脉冲信号的同相输入端、以及输出端； 以及定时电路，所述定时电路具有耦合到所述比较器的所述输出端的输入端和配置为耦合 到输入信号的输入端，并且具有用于供应所述输入脉冲信号的输出端，所述定时电路用于 测量所述输入信号的特性，所述定时电路用于复制所测量的特性作为所述输入脉冲信号的 特性。
12.根据权利要求11所述的装置，其中所述定时电路用于测量从所述输入信号的改变到所述比较器的输出的改变的延迟。
13.根据权利要求11所述的装置，其中所述定时电路用于测量所述输入信号的脉冲的宽度。
14.根据权利要求11所述的装置，还包括插入到所述输出级的电压感测输出端和所述比较器的反相输入端之间的电压偏移。
15.根据权利要求11所述的装置，其中所述输出级是功率M0SFET，所述功率MOSFET具有耦合到所述运算放大器的输出端的 栅极、配置为耦合到负载的第一端子和配置为耦合到地的第二端子。
16.根据权利要求11所述的装置，其中 所述定时电路实现为用于进行定时的模块。
17.根据权利要求11所述的装置，其中 根据权利要求1所述的装置，还包括插入到所述输出级的电压感测输出端和所述比较器的反相输入端之间的电压偏移； 并且其中所述输出级是功率M0SFET，所述功率MOSFET具有耦合到所述运算放大器的输出端的 栅极、配置为耦合到负载的第一端子和配置为耦合到地的第二端子； 所述运算放大器是跨导放大器； 并且所述定时电路利用RC电路实现。
18.一种方法，包括 接收脉冲前沿作为输入信号；响应于所述脉冲前沿将输出信号置为有效；测量从所述脉冲前沿的接收到输出信号被置为有效的延迟；接收脉冲后沿作为输入信号；将所述输出信号的无效设置延迟大约等于所测量的延迟的时间； 以及将所述输出信号置为无效。
19.根据权利要求18所述的方法，其中 所述测量通过使用RC定时电路来进行。
20.根据权利要求18所述的方法，还包括比较在所述输出信号到所述输入信号的改变； 并且其中响应于所述比较进行所述测量。
全文摘要
一种在功率驱动器中提供脉冲宽度校正的系统、方法和装置。在实施例中，装置包括具有输入端和输出端的运算放大器。运算放大器的输入端耦合成接收输入脉冲信号。该装置还包括输出级，所述输出级具有耦合到该运算放大器的输出端的输入端。该输出级还包括配置为耦合到负载和电压感测输出端的电流输出端。该装置还包括比较器，所述比较器具有耦合到输出级的电压感测输出端的反相输入端、配置为耦合到输入信号的同相输入端、以及输出端。此外，该装置还包括定时电路，所述定时电路具有耦合到比较器输出端的输入端和耦合到输入信号的输入端。该定时电路还具有用于供应所述输入脉冲信号的输出端。该定时电路测量从所述输入信号的改变到所述比较器的输出的改变的延迟。该定时电路复制所测量的延迟作为所述输入脉冲信号的改变的延迟。
文档编号H03K5/04GK102006037SQ20101027503
公开日2011年4月6日 申请日期2010年6月30日 优先权日2009年6月30日
发明者B·C·拉森, W·D·麦克莱恩 申请人:马克西姆综合产品公司