专利名称：一种低压轨至轨运算放大电路的制作方法
技术领域：
本发明属于无线通信领域，涉及一种低压轨至轨运算放大电路，主要应用于室内 无绳电话、蜂窝式移动电话、个人数字助理、便携式音响系统、电池监测系统、以电池供电的 便携式电子设备等。
背景技术：
近几年来移动电话，个人数字助理，便携式电子测量仪器等以电池供电的电子产 品得到广泛的使用，迫切要求我们采用低电压、低功耗的电路来减少电池个数，延长电池使 用时间。我们知道一个电路系统的总功耗近似等于电容充放电引起的开关功耗NCJ2dd，静 态电流功耗IddVdd和瞬间短路电流功耗Is1otJdd之和，可以知道电路的功耗直接和电源电压 成正比，因此只有降低电源电压才能大幅度的降低电路的功耗。尽管降低电源电压可能造 成电路频带宽度和电压摆幅一定程度的减少，但这一点可以通过电路优化设计克服。降低 电源电压带来的另一个好处是减少了电路正常工作所需电池个数，也就减小了电子产品的 体积，使它们更便于携带。此外降低电源电压也使晶体管所承受的耐压降低，增加了电路的 稳定性。然而我们知道一个电子产品总包括模拟电路部分和数字电路部分，数字电路的工 作电压要求低，功耗较小，而模拟电路对电源电压的要求比数字电路高，功耗也比数字电路 大。因此为了降低电路的功耗，实现模拟和数字电路都能工作在低电压下就很有必要设计 出适应低电压的模拟电路。
发明内容
本发明的目的是为了克服已有技术的不足之处，提出一种低压轨至轨运算放大电路。本发明电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，具体是第一 P型MOS管P1的漏极与偏置电阻R1的一端连接，第一 N型MOS管N1的源极 和栅极以及第四N型MOS管N4的栅极与第二 P型MOS管P2的漏极连接，第三P型MOS管P3 的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型 MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS 管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3 的栅极和源极、第二 N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6 的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的 栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负 端Vin-连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二 N型MOS 管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一 P型MOS管P11 的漏极连接；第八P型MOS管P8的源极、第十P型MOS管Pltl的漏极、第五N型MOS管N5的 源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS 管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N 型MOS管Nltl的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管Nltl的源极、第十一N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二 P型MOS管P12的漏极与第二滤 波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P 型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一 端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第 十一 N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和 第十八P型MOS管P18的珊极与第一滤波电容C1的一端连接，第一滤波电容C1的另一端与 第十二 P型MOS管P12的源极连接；第十五P型MOS管P15的漏极和栅极、第十四P型MOS管 P14的漏极、第十六P型MOS管P16的栅极、第十二 N型MOS管N12的源极和第十三N型MOS管 N13的珊极连接；第十五N型MOS管N15的源极和栅极、第十四N型MOS管N14的栅极、第十六 N型MOS管N16的源极、第十七P型MOS管P17的珊极和第十八P型MOS管P18的漏极连接， 第十六N型MOS管N16的珊极和第十七N型MOS管N17的珊极与第十二 N型MOS管N12的珊 极连接，第十七N型MOS管N17的源极与十九P型MOS管P19的漏极连接。第一 P型MOS管P1的栅极、第二 P型MOS管P2的栅极、第十P型MOS管Pltl的栅 极、第十一 P型MOS管P11的栅极、第十三P型MOS管P13的栅极和第十九P型MOS管P19的 栅极连接；第一 P型MOS管P1的源极、第二 P型MOS管P2的源极、第四P型MOS管P4的源 极、第五P型MOS管P5的源极、第十P型MOS管Pltl的源极、第i^一 P型MOS管P11的源极、 第十三P型MOS管P13的源极、第十四P型MOS管P14的源极、第十五P型MOS管P15的源极、 第十六P型MOS管P16的源极、第十七P型MOS管P17的源极、第十八P型MOS管P18的源极、 第十九P型MOS管P19的源极和第十二 P型MOS管P12的衬底接地。第一 N型MOS管N1的漏极、第二 N型MOS管N2的漏极、第三N型MOS管N3的漏 极、第四N型MOS管N4的漏极、第七N型MOS管N7的漏极、第八N型MOS管N8的漏极、第九 N型MOS管N9的漏极、第十N型MOS管Nltl的漏极、第i^一 N型MOS管N11的漏极、第十二 N 型MOS管N12的漏极、第十三N型MOS管N13的漏极、第十四N型MOS管N14的漏极、第十五N 型MOS管N15的漏极、第十六N型MOS管N16的漏极、第十七N型MOS管N17的漏极、第五N型 MOS管N5的衬底、第六N型MOS管N6的衬底、第八P型MOS管P8的珊极、第九P型MOS管P9 的珊极、第十二 P型MOS管P12的珊极以及偏置电阻R1的另一端均与1. 5V电源VDD连接。本发明的运算放大电路克服了传统电压型运算放大器深受阈值电压限制的缺点， 采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工 艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了 rail-to-rail共 模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益 和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有 rail-to-rail共模电压输出和极低的谐波失真。
图1为本发明的电路图。
具体实施例方式如图1所示，一种低压轨至轨运算放大电 包括三个电阻、三个电容、19个P型 MOS管和17个N型MOS管，具体是
第一 P型MOS管P1的漏极与偏置电阻R1的一端连接，第一 N型MOS管N1的源极 和栅极以及第四N型MOS管N4的栅极与第二 P型MOS管P2的漏极连接，第三P型MOS管P3 的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型 MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS 管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3 的栅极和源极、第二 N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6 的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的 栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负 端Vin-连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二 N型MOS 管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一 P型MOS管P11 的漏极连接；第八P型MOS管P8的源极、第十P型MOS管Pltl的漏极、第五N型MOS管N5的 源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS 管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N 型MOS管Nltl的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管Nltl的源极、第十一 N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二 P型MOS管P12的漏极与第二滤 波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P 型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一 端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第 十一 N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和 第十八P型MOS管P18的珊极与第一滤波电容C1的一端连接，第一滤波电容C1的另一端与 第十二 P型MOS管P12的源极连接；第十五P型MOS管P15的漏极和栅极、第十四P型MOS管 P14的漏极、第十六P型MOS管P16的栅极、第十二 N型MOS管N12的源极和第十三N型MOS管 N13的珊极连接；第十五N型MOS管N15的源极和栅极、第十四N型MOS管N14的栅极、第十六 N型MOS管N16的源极、第十七P型MOS管P17的珊极和第十八P型MOS管P18的漏极连接， 第十六N型MOS管N16的珊极和第十七N型MOS管N17的珊极与第十二 N型MOS管N12的珊 极连接，第十七N型MOS管N17的源极与十九P型MOS管P19的漏极连接。第一 P型MOS管P1的栅极、第二 P型MOS管P2的栅极、第十P型MOS管Pltl的栅 极、第十一 P型MOS管P11的栅极、第十三P型MOS管P13的栅极和第十九P型MOS管P19的 栅极连接；第一 P型MOS管P1的源极、第二 P型MOS管P2的源极、第四P型MOS管P4的源 极、第五P型MOS管P5的源极、第十P型MOS管Pltl的源极、第i^一 P型MOS管P11的源极、 第十三P型MOS管P13的源极、第十四P型MOS管P14的源极、第十五P型MOS管P15的源极、 第十六P型MOS管P16的源极、第十七P型MOS管P17的源极、第十八P型MOS管P18的源极、 第十九P型MOS管P19的源极和第十二 P型MOS管P12的衬底接地。第一 N型MOS管N1的漏极、第二 N型MOS管N2的漏极、第三N型MOS管N3的漏 极、第四N型MOS管N4的漏极、第七N型MOS管N7的漏极、第八N型MOS管N8的漏极、第九 N型MOS管N9的漏极、第十N型MOS管Nltl的漏极、第i^一 N型MOS管N11的漏极、第十二 N 型MOS管N12的漏极、第十三N型MOS管N13的漏极、第十四N型MOS管N14的漏极、第十五N 型MOS管N15的漏极、第十六N型MOS管N16的漏极、第十七N型MOS管N17的漏极、第五N型 MOS管N5的衬底、第六N型MOS管N6的衬底、第八P型MOS管P8的珊极、第九P型MOS管P9的珊极、第十二 P型MOS管P12的珊极以及偏置电阻R1的另一端均与1. 5V电源VDD连接。偏置电阻R1和第一 P型MOS管P1、第二 P型MOS管P2构成电路的主偏置电路，主 偏置电流设计为5 μ A。第一 N型MOS管N1和第四N型MOS管N4为输入级正常工作提供恒 定的电流源。输入级是一个由两个互相平行的NMOS和PMOS差分对及其电流源组成的电流 型跨导器。第五N型MOS管N5和第六N型MOS管N6组成PMOS差分对跨导器，第四N型MOS 管N4是它的电流源；第六P型MOS管P6和第七P型MOS管P7组成NMOS差分对跨导器，第 五P型MOS管P5是它的电流沉。采用折叠共源的第九N型MOS管N9、第十N型MOS管Ν1(1、 第—^一 N型MOS管Νη、第八P型MOS管P8、第九P型MOS管P9、第十P型MOS管Pltl、第i^一 P型MOS管Pn、第十二 P型MOS管P12、第十三P型MOS管P13组成运放第二级放大电路实际 上是一种跨阻放大器，它将输入级产生的电流信号转变为电压信号，并进行放大输出。其中 第—^一 P型MOS管P11和第十二 P型MOS管P12作为输入级的偏置电流沉；第八P型MOS管 P8、第九P型MOS管P9、第九N型MOS管N9、第十N型MOS管Nltl构成一种折叠共源共栅电流 镜；第十一 N型MOS管N11和第十三P型MOS管P13组成共源组态放大电路，第一滤波电容 C1是密勒补偿电容，第十二 P型MOS管P12相当于一个电阻，阻值随着漏源两端的电压而动 态地变化，可以消除第一滤波电容C1前向耦合引起的RHP零点效应。第十二 P型MOS管P12 采用MOSFET而不用固定电阻，是为了减小芯片的面积和对相位裕度动态地调整。该放大器 采用的是一种电流折叠电路技术，它把输入级PMOS差分对的漏端直接连到共源共栅器件 的源极上，使得共模输入电压增大，对电源电压要求降低，同时又具有共源共栅电路固有的 良好特性。电路中第十P型MOS管Pltl和第i^一 P型MOS管P11吸收的电流等于从输入级 差分对第五N型MOS管N5、第六N型MOS管N6或第六P型MOS管P6、第七P型MOS管P7流 入的电流与第八P型MOS管P8、第九P型MOS管P9、第九N型MOS管N9、第十N型MOS管Nltl 的电流之和。平衡时，第九P型MOS管P9的电流等于第十N型MOS管Nltl的电流。假设输 入级的NMOS差分对工作，如果输入电压Vin向正电源方向升高，于是Iin+增加Δ I，Iin_降低 Δ I，这些变化反映为第八P型MOS管P8电流增加Δ I，第九P型MOS管P9电流减少了 ΔΙ， 结果流进第九N型MOS管N9、第十N型MOS管Nltl漏极的电流是2 Δ I。第十九P型MOS管P19、第十二 N型MOS管N12、第十六N型MOS管N16、第十七N型 MOS管N17组成偏置电流源，第十九P型MOS管P19的栅级接运放的主偏置，第十二 N型MOS 管N12、第十六N型MOS管N16分别与第十七N型MOS管N17组成电流镜。输入电路是由第 十四P型MOS管P14、第十五P型MOS管P15、第十八P型MOS管P18和第十五N型MOS管N15 组成，输出电路是由两个反相器第十三N型MOS管N13、第十六P型MOS管P16及第十四N型 MOS管N14、第十七P型MOS管P17构成，它们的输出点接在一起共同作为运放的输出。由于 运放的工作电源为1.5V，MOS器件的阈值电压为0. 75V左右，因此每一对反相器只有一只 MOSFET工作在饱和区(第十六P型MOS管P16，第十四N型MOS管N14)，而另外一只工作在 截止区(第十三N型MOS管N13,第十七P型MOS管P17)。该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的AB 类推挽输出电路等子电路结构，整个电路只由36只M0SFET，三只电容和三只电阻组成。
权利要求
一种低压轨至轨运算放大电路，包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管，其特征是第一P型MOS管P1的漏极与偏置电阻R1的一端连接，第一N型MOS管N1的源极和栅极以及第四N型MOS管N4的栅极与第二P型MOS管P2的漏极连接，第三P型MOS管P3的栅极和漏极与分压电阻R2的一端连接；第四P型MOS管P4的漏极和栅极以及第五P型MOS管P5的栅极与第三P型MOS管P3的源极连接，第四N型MOS管N4的源极、第五N型MOS管N5的漏极和第六N型MOS管N6的漏极与分压电阻R2的另一端连接；第三N型MOS管N3的栅极和源极、第二N型MOS管N2的栅极、第五N型MOS管N5的栅极和第六P型MOS管P6的源极连接，第五P型MOS管P5的漏极、第六P型MOS管P6的漏极、第六N型MOS管N6的栅极和第七P型MOS管P7的源极连接，第六P型MOS管P6的栅极与差分信号输入端的负端Vin 连接，第七P型MOS管P7的栅极与差分信号输入端的正端Vin+连接；第二N型MOS管N2的源极、第六N型MOS管N6的源极、第九P型MOS管P9的源极和第十一P型MOS管P11的漏极连接；第八P型MOS管P8的源极、第十P型MOS管P10的漏极、第五N型MOS管N5的源极和第八N型MOS管N8的源极连接；第七N型MOS管N7的栅极和源极以及第八N型MOS管N8的栅极与第七P型MOS管P7的漏极连接，第九N型MOS管N9的栅极和源极以及第十N型MOS管N10的栅极与第八P型MOS管P8的漏极连接；第十N型MOS管N10的源极、第十一N型MOS管N11的珊极、第九P型MOS管P9的漏极和第十二P型MOS管P12的漏极与第二滤波电容C2的一端连接，第十三N型MOS管N13的源极、第十四N型MOS管N14的源极、十六P型MOS管P16的漏极、十七P型MOS管P17的漏极以及负载电容C3的一端和负载电阻R3的一端与第二滤波电容C2的另一端连接，负载电容C3的另一端和负载电阻R3的另一端接地；第十一N型MOS管N11的源极、第十三P型MOS管P13的漏极、第十四P型MOS管P14的珊极和第十八P型MOS管P18的珊极与第一滤波电容C1的一端连接，第一滤波电容C1的另一端与第十二P型MOS管P12的源极连接；第十五P型MOS管P15的漏极和栅极、第十四P型MOS管P14的漏极、第十六P型MOS管P16的栅极、第十二N型MOS管N12的源极和第十三N型MOS管N13的珊极连接；第十五N型MOS管N15的源极和栅极、第十四N型MOS管N14的栅极、第十六N型MOS管N16的源极、第十七P型MOS管P17的珊极和第十八P型MOS管P18的漏极连接，第十六N型MOS管N16的珊极和第十七N型MOS管N17的珊极与第十二N型MOS管N12的珊极连接，第十七N型MOS管N17的源极与十九P型MOS管P19的漏极连接；第一P型MOS管P1的栅极、第二P型MOS管P2的栅极、第十P型MOS管P10的栅极、第十一P型MOS管P11的栅极、第十三P型MOS管P13的栅极和第十九P型MOS管P19的栅极连接；第一P型MOS管P1的源极、第二P型MOS管P2的源极、第四P型MOS管P4的源极、第五P型MOS管P5的源极、第十P型MOS管P10的源极、第十一P型MOS管P11的源极、第十三P型MOS管P13的源极、第十四P型MOS管P14的源极、第十五P型MOS管P15的源极、第十六P型MOS管P16的源极、第十七P型MOS管P17的源极、第十八P型MOS管P18的源极、第十九P型MOS管P19的源极和第十二P型MOS管P12的衬底接地；第一N型MOS管N1的漏极、第二N型MOS管N2的漏极、第三N型MOS管N3的漏极、第四N型MOS管N4的漏极、第七N型MOS管N7的漏极、第八N型MOS管N8的漏极、第九N型MOS管N9的漏极、第十N型MOS管N10的漏极、第十一N型MOS管N11的漏极、第十二N型MOS管N12的漏极、第十三N型MOS管N13的漏极、第十四N型MOS管N14的漏极、第十五N型MOS管N15的漏极、第十六N型MOS管N16的漏极、第十七N型MOS管N17的漏极、第五N型MOS管N5的衬底、第六N型MOS管N6的衬底、第八P型MOS管P8的珊极、第九P型MOS管P9的珊极、第十二P型MOS管P12的珊极以及偏置电阻R1的另一端均与1.5V电源VDD连接。
全文摘要
本发明涉及一种低压轨至轨运算放大电路。本发明电路包括三个电阻、三个电容、19个P型MOS管和17个N型MOS管。该电路采用适合于低电压的电流型跨导器，折叠共源共栅放大电路和低功耗的AB类推挽输出电路等子电路结构，克服了传统电压型运算放大器深受阈值电压限制的缺点，采用了适合于低电压要求的电路单元，在电路结构上进行了改进，从而在常规的CMOS工艺下实现了低电压、低功耗的性能。该电路采用电流型跨导器，获得了rail-to-rail共模电压输入和良好的频率响应；增益级采用折叠式共源共栅放大电路，获得了高电压增益和高电源抑制比；输出级采用两对反相器的AB类推挽输出电路，获得了高驱动能力，具有rail-to-rail共模电压输出和极低的谐波失真。
文档编号H03F3/45GK101958692SQ20101051409
公开日2011年1月26日 申请日期2010年10月19日 优先权日2010年10月19日
发明者应智花, 黄海云 申请人:杭州电子科技大学