专利名称：改良位准移位器的电路及方法
技术领域：
本发明涉及一种位准移位器(level shifter)，特别是关于一种改良位准移位器的电路及方法。
背景技术：
在一般的电路中，常需要用到多种不同电位的电压源，当不同电位的电压源的信号要互相沟通时，信号需先经过位准移位器将不同电位的信号调整成相同电位，使得电路可以正常运作。例如图1所示，在现有的低电压转高电压的位准移位器中，晶体管M1、M2用来放大低电压互补性输入信号hi、化2，此输入信号^ι1、Ιη2通常为逻辑1(低电压源VDD 的最高电位)或逻辑0 (与电压源VSS同电位)，且^ι1、Ιη2为彼此互补的信号，当信号^il 为逻辑1时，信号Ιη2为逻辑0，反之，当信号Inl为逻辑0时，信号Ιη2为逻辑1 ；晶体管 Μ3、Μ4是源极接到高电压源VHH且栅极、漏极交互耦合的锁存器，用来将低电压源VDD输入的逻辑1转换成高电压源VHH输入的逻辑1。在输入低电压源VDD的互补信号Inl、In2到此位准移位器时，会在输出端得到高电压源VHH的互补信号0utl、0ut2，且输出信号Outl的逻辑会和输入信号hi的逻辑相同，输出信号0ut2的逻辑会和输入信号的逻辑相同。 举例来说，当信号Inl为逻辑1，信号In2为逻辑0时，输出端Outl会产生高电压源VHH的逻辑1，输出端0ut2会产生逻辑0 (电位VSS)。假设目前输入信号hi、In2分别为逻辑1及逻辑0，则输出信号Outl、0ut2会被固定在逻辑1及逻辑0。在此状态下，晶体管M1、M4处于导通状态，晶体管M2、M3处于截止状态。若输入信号Inl、In2突然转变成逻辑0及逻辑1，则晶体管Μ2会导通，晶体管Ml会截止，但此时输出信号Outl、0ut2还是处于原来的状态(逻辑1及逻辑0)，尚未转换成逻辑 0及逻辑1，因此晶体管M4还是处于导通状态，晶体管M3还是处于截止状态。在此暂态下， 由于晶体管M2、M4同时处于导通状态，因此有漏电流从高电压源VHH经晶体管M2、M4流到低电压源VSS，造成功率损耗。此外，当输入信号转换之后，输出信号Outl要从逻辑1转换成逻辑0时，却因为晶体管M2、M4同时导通，造成晶体管M2要将输出信号Outl拉低至VSS 电位，而晶体管M4要将输出信号Outl拉高至VHH电位的拉锯现象。为了让输出信号Outl 顺利转换，现有技术采取增加晶体管M4的通道长度，使其电流驱动能力低于晶体管M2。但是这样会增加电路面积，使得IC成本提高。
发明内容
本发明的目的之一，在于提出一种减少消耗电流的位准移位器。本发明的目的之一，在于提出一种减少电路面积的位准移位器。本发明的目的之一，在于提出一种可调整输出驱动能力的位准移位器。根据本发明，一种改良位准移位器的电路及方法，是在该位准移位器的锁存器与电压源之间串接限流电路限制该锁存器的驱动电流不超过某设定值，因而减少该位准移位器在转换时的消耗电流，而且可以使用较短通道长度的晶体管实现该锁存器，缩小该位准移位器的电路面积。较佳者，该设定值是可调的，藉以调整该位准移位器的输出驱动能力，加快该位准移位器的转换速度。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中图1为现有的低电压转高电压的位准移位器；图2为本发明的第一实施例；图3为图2的位准移位器的逻辑态的电压位准；图4为本发明的第二实施例；以及图5为图4的位准移位器的逻辑态的电压位准。附图标号10位准移位器12限流电路14输入信号的电压位准16输出信号的电压位准18位准移位器20限流电路22输入信号的电压位准24输出信号的电压位准
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。如图2所示，以图1的低电压转高电压的位准移位器10为基础，串接限流电路12 在其锁存器与高电压源VHH之间。限流电路12包含晶体管M5连接在位准移位器10的锁存器与高电压源VHH之间，受控制信号Ctrll控制其电流。当控制信号Ctrll为较低的电压时，晶体管M5可提供较大的电流，反之，当控制信号Ctrll为较高的电压时，晶体管M5可提供的电流较小。此改良式位准移位器在正常操作时，控制信号Ctrll为某特定电压，以设定晶体管M5能够产生的最大电流。该特定电压可以是任何的参考电压源。假设目前输入信号hi、In2分别为逻辑1及逻辑0，则输出信号Outl、0ut2会被固定在高电压源VHH的逻辑1及逻辑0。低电压源VDD的逻辑态对应的电压位准及高电压源VHH的逻辑态对应的电压位准如图3所示，波形14指出输入信号hi、In2的电压位准，波形16指出输出信号 OutU 0ut2的电压位准。在输入信号hi、In2突然转变成逻辑0及逻辑1时，晶体管M2、 M4同时处于导通状态，因而产生一条从高电压源VHH到低电压源VSS的漏电流路径，不过因为晶体管M5的关系，该漏电流会被限制在晶体管M5所能提供的电流，因此减少位准移位器在信号转换时的消耗功率。此外，在晶体管M2、M4拉锯时，因为晶体管M5的限流效果，晶体管M4上拉的电流只有限制电流的大小，使其上拉能力比现有电路小了很多，因此不需要将晶体管M4的通道长度加大来限制其驱动电流，也可以使输出信号顺利转换。如此一来，便可使用较小的面积实现位准移位电路的功能。较佳者，晶体管M5的限制电流是可调的，以调整位准移位电路的输出驱动能力。 例如图2所示，限流电路12包含晶体管M6连接在晶体管M5的栅极Ctrl与电压源VSS之间，受控制信号Ctr2控制，以调整晶体管M5的限制电流。当位准移位器的负载较小时，控制信号Ctrl2固定在逻辑0，因此晶体管M6为截止状态，晶体管M5的电流由控制信号Ctrll 的电压控制。当负载较大时，控制信号Ctrl2设定在逻辑1，高、低电压源皆可，因此晶体管 M6为导通状态，将晶体管M5的栅极电压Ctrl下拉至逻辑0，使得晶体管M5完全导通，达到增加驱动电流的效果，因而加快位准移位电路的转换速度。图4为本发明的第二实施例，其中位准移位器18是现有电路，用来将输入信号的逻辑0的电位VSS转换到比其更低的VLL电位。参照图5，波形22指出输入信号hi、In2 的电压位准，波形M指出输出信号Outl、0ut2的电压位准。在此改良式位准移位器中，限流电路20串接在位准移位器18的锁存器与电压源VLL之间。限流电路20包含晶体管M7 受控制信号Ctrl3的控制，其功能和图2中的晶体管M5雷同。此外，限流电路20中的晶体管M8连接在晶体管M7的栅极Ctrl3与电压源VDD之间，受控制信号Ctr4控制，其功能和图2中的晶体管M6雷同。以上对于本发明的较佳实施例所作的叙述为阐明的目的，而无意限定本发明精确地为所揭露的形式，基于以上的教导或从本发明的实施例学习而作修改或变化是可能的， 实施例是为解说本发明的原理以及让本领域技术人员以各种实施例利用本发明在实际应用上而选择及叙述，本发明的技术思想由权利要求范围及其均等来决定。
权利要求
1.一种改良位准移位器的电路，其特征在于，所述位准移位器的锁存器与电压源之间具有一限流电路限制所述锁存器的驱动电流不超过一设定值。
2.如权利要求1所述的改良位准移位器的电路，其特征在于，所述设定值是可调的。
3.如权利要求1所述的改良位准移位器的电路，其特征在于，所述限流电路包含一晶体管串接在所述锁存器与所述电压源之间，具有一控制端接受一控制信号以决定所述设定值。
4.如权利要求3所述的改良位准移位器的电路，其特征在于，所述电路更包含另一晶体管连接在所述控制端与另一电压源之间，具有一控制端接受另一控制信号以调整所述设定值。
5.如权利要求4所述的改良位准移位器的电路，其特征在于，所述另一控制信号根据所述位准移位器的负载大小调整所述设定值。
6.如权利要求5所述的改良位准移位器的电路，其特征在于，所述设定值在所述位准移位器的负载较大时为较大的值。
7.一种改良位准移位器的方法，其特征在于，在所述位准移位器的锁存器与电压源之间串接一限流电路限制所述锁存器的驱动电流不超过一设定值。
8.如权利要求7所述的改良位准移位器的方法，其特征在于，所述设定值是可调的。
9.如权利要求7所述的改良位准移位器的方法，其特征在于，所述方法包含施加一控制信号控制一串接在所述锁存器与所述电压源之间的晶体管，以决定所述设定值。
10.如权利要求9所述的改良位准移位器的方法，其特征在于，所述方法更包含改变所述控制信号以调整所述设定值。
11.如权利要求10所述的改良位准移位器的方法，其特征在于，所述控制信号根据所述位准移位器的负载大小改变。
12.如权利要求11所述的改良位准移位器的方法，其特征在于，所述设定值在所述位准移位器的负载较大时被调整为较大的值。
全文摘要
本发明公开了一种改良位准移位器的电路及方法，是在位准移位器的锁存器与电压源之间串接限流电路限制该锁存器的驱动电流不超过某设定值，因而减少该位准移位器在转换时的消耗电流，而且可以使用较短通道长度的晶体管实现该锁存器，缩小该位准移位器的电路面积。较佳者，该设定值是可调的，藉以调整该位准移位器的输出驱动能力，加快该位准移位器的转换速度。
文档编号H03K19/0175GK102457263SQ20101052839
公开日2012年5月16日 申请日期2010年11月1日 优先权日2010年11月1日
发明者刘永元, 黄弘安 申请人:天钰科技股份有限公司