专利名称：自调整双极性电压源数模转换器的制作方法
技术领域：
本发明涉及一种数模转换器，特别涉及一种自调整双极性电压源数模转换器。
背景技术：
目前，在双极型数模转换(DAC)电路中，需要两个基准电压，一个为Vref，另一个 为-Vref。参考图1，该图示出了传统双极型DAC的结构。基准电压源16通过缓冲器15产 生基准电压Vref，基准电压源17通过缓冲器18产生基准电压-Vref。Vref和-Vref作用 于DAC61上。但是，在实际中，两个基准电压源16和17很难达到匹配。当其不匹配时，数 模转换电路便产生了误差。
发明内容
为了解决现有技术中的上述技术问题，本发明提供一种匹配性好、稳定性较高的 自调整双极性电压源数模转换器。为了解决上述技术问题，本发明采用下述技术方案包括数模转换器，基准电压 源，运算放大器、第一电阻和第二电阻，基准电压源产生基准电压通过缓冲器与第一电阻一 端相连，第一电阻的另一端接运算放大器的反相输入端，所述的电阻第二电阻跨接在运算 放大器的输出端和反相输入端上，第一电阻与第二电阻阻值相等，运算放大器的同相输入 端交流接地，缓冲器的输出端、运算放大器的输出端分别接到数模转换器的正、负电源端。上述的自调整双极性电压源数模转换器中，所述数模转换器为一级数模转换器或 多级数模转换器。上述的自调整双极性电压源数模转换器中，所述数模转换器为单一结构或混合结 构。上述的自调整双极性电压源数模转换器中，若数模转换器正、负电源端接在数模 转换器中电阻串结构的两端，则第一电阻和第二电阻是由电阻串的半数电阻串接组成或外 接的电阻。由于采用上述技术方案，本发明的有益效果是本发明只需一个基准电压源就可 以产生两个大小相等极性相反的基准电压给数模转换器，解决了现有数模转换电路中两个 正、负基准电压源不匹配时，使数模转换电路易产生误差的技术问题。下面结合附图和具体实施方式
对本发明作进一步详细的说明。
图1为传统双极型DAC的结构示意图。图2为本发明自调整双极性电压源DAC的结构示意图。图3为本发明中实施例一的结构示意图。图4为本发明中实施例二的结构示意图。图5为本发明中实施例三的结构示意图。
图6为本发明中实施例四的结构示意图。图7为本发明中实施例五的结构示意图。图8为本发明中实施例六的结构示意图。图9为本发明中实施例七的结构示意图。
具体实施例方式图2中，基准电压源63通过缓冲器64产生基准电压Vref，Vref通过电阻Rl作用 于运算放大器62的反相输入端，故输出电压与Vref反相。电阻R2跨接在运算放大器62 的输出端和反相输入端，Rl和R2阻值相等，则引入了电压并联负反馈，同相输入端交流接 地。则可得运算放大器62输出端电压为-Vref。将Vref和-Vref作用在DAC上。实施例一如图3所示，该图示出了自调整双极性电压源DAC13。DAC13包括电阻串 11、开关阵列12，以及基准电压源10、缓冲器20和运算放大器19。电阻串11由电阻R0-R7 串联组成，每个电阻的阻值均相同。基准电压源10通过缓冲器20产生基准电压Vref连 接至电阻串11的最高节点π8。运算放大器19的反相输入端连接至电阻串11的中间节点 η4，同相输入端交流接地，输出端连接至电阻串11的最低节点ηΟ，则电阻串11的底端自动 产生电压-Vref。开关阵列12将n0-n7中选中的节点电压传输至Vout，输入的数字信号
D2AA5决定了哪一个节点被选中。每个电阻上的分压为2冷曰//8。当输入为k时，闭合开 关Sk，则输出为—Vref + WmJβ。实施例二如图4所示，该图示出了自调整双极性电压源DAC25。DAC25包括高位 分压电阻串21、低位分压电阻串22、开关阵列MUXl和MUX2、缓冲器23、24以及基准电压源 26、缓冲器27和运算放大器33。电阻串21由电阻CR0-CR7串联而成，每个电阻的阻值均 相等。电阻串22由电阻FR0-FR7串联而成，每个电阻的阻值均相等。但电阻CR0-CR7与 FR0-FR7不需要阻值相等。基准电压源26通过缓冲器27产生基准电压Vref连接至电阻 串21的最高节点π8。运算放大器33的反相输入端连接至高位分压电阻串21的中间节点 η4，同相输入端交流接地，输出端连接至电阻串21的最低节点ηΟ，则电阻串21的底端自动
产生电压-Vref。高位分压电阻串21每个电阻上的分压为2冷0//8，当高位D5AD3输入为
k时，闭合开关对CSk，则CRk的上节点η (k+1)电压传输者至VH，下节点η (k)传输至VL，通
过缓冲器23和24传输至低位分压电阻串22的两端，由于 - FZ的值始终为双郝，所
以低位分压电阻串22两端的电位差保持不变。低位输入数字信号D2AAi为L时，闭合开 关FSL，即可得到输出电压Vout。实施例三如图5所示，该图示出了自调整双极性电压源DAC45。DAC45包括高位分 压电阻串41、低位分压电阻串42、开关阵列MUX3和MUX4、电流源43和44，以及基准电压源 46、缓冲器47和运算放大器53。电阻串41由电阻RC0-RC7串联而成，每个电阻的阻值均 相等。电阻串42由电阻RF0-RF7串联而成，每个电阻的阻值均相等。但电阻RC0-RC7与 RF0-RF7不需要阻值相等。电流源43和44电流相等，且此电流使得低位分压电阻串42两 端的电压等于高位分压电阻串41每个电阻两端的电压。基准电压源46通过缓冲器47产 生基准电压Vref连接至电阻串41的最高节点n8。将运算放大器53的反相输入端连接至高位分压电阻串41的中间节点π4，同相输入端交流接地，输出端连接至电阻串41的最低节 点ηΟ，则电阻串41的底端自动产生电压-Vref。电阻串41每个电阻上的分压为2F>w//8，
当高位岛A战输入为k时，闭合开关对SCkJU RCk的上节点n(k+l)电压传输者至VH，下
节点n(k)传输至VL，由于FH-FI的值始终为2&哲78，所以低位分压电阻串42两端的电
位差保持不变。低位输入数字信号D2DiD0为L时，闭合开关SFL，即可得到输出电压Vout。实施例四如图6所示，该图示出了自调整双极性电压源DAC220。DAC220包括电阻 串121，开关阵列MUX5，二进制电容阵列122，缓冲器123、124以及基准电压源176、缓冲器 177和运算放大器253。电阻串121由电阻BR0-BR7串联而成，每个电阻的阻值均相等。二 进制电容阵列包括电容C50-C54，开关S1A-S6A，S1B-S4B。基准电压源176通过缓冲器177 产生基准电压Vref连接至电阻串121的最高节点n8。将运算放大器253的反相输入端连 接至高位分压电阻串121的中间节点π4，同相输入端交流接地，输出端连接至电阻串121的 最低节点η0，则电阻串121的底端自动产生电压-Vref。DAC工作前，闭合开关S5A、S6A、 S1B-S4B，释放电容上的电荷。工作时，断开开关S5A、S6A、S1B-S4B，电阻串121每个电阻上
的分压为β ,当高位D6DftD,输入为k时，闭合开关对BSk，则BRK的上节点η (k+1)电
压传输至VH，下节点η (k)传输至VL，VH和VL通过缓冲器123和124输出，VH - VL的值始
终为2Fre//8。二进制电容阵列通过开关S1A-S4A，S1B-S4B有选择性的连接VH或VL。当
低位DL为0时，闭合开关SLB ；当低位DL为1时，闭合开关SLA。由在输出节点电荷守恒可
得 =^ih 2。+^121 + ■■為 26)- 。实施例五如图7所示，该图示出了自调整双极性电压源DAC320。DAC320包括电阻 串311、开关阵列MUX6、二进制电容阵列322以及基准电压源323、缓冲器324和运算放大器 319。电阻串311由电阻DR0-DR7串联而成，每个电阻的阻值均相等。二进制电容阵列包括 电容C60-C64，开关S1C-S6C，S1D-S4D。基准电压源323通过缓冲器324产生基准电压Vref 连接至电阻串311的最高节点π8。将运算放大器319的反相输入端连接至低位分压电阻串 311的中间节点n4，同相输入端交流接地，输出端连接至电阻串311的最低节点ηΟ，则电阻 串311的底端自动产生电压-Vref。DAC工作前，闭合开关S5C、S6C、S1D-S4D，释放电容上 的电荷。工作时，断开开关S5C、S6C、S1D-S4D，二进制电容阵列通过开关S1C-S4C，S1D-S4D 有选择性的连接Vref或-Vref，C60始终连接至VK。当高位DL为0时，闭合开关SLD，电容 连接至-Vref ；当高位DL为1时，闭合开关SLC，电容连接至Vref。电阻阵列通过开关阵列
MUX6将节点电压传输至VK，开关阵列MUX6由低位输入D2D1Da控制，当低位输入为k时，闭
ψ
合开关DSk。由在输出节点电荷守恒可得Fepr =号(b0 2° +b^1 +-IhI6)-V74。实施例六如图8所示，该图示出了自适应双极性电压源DAC420。DAC420包括低位 分压电阻串411，开关阵列MUX7，C-2C电容阵列322以及基准电压源421，缓冲器422和运 算放大器419。电阻串411由电阻MR0-MR7串联而成，每个电阻的阻值均相等。C-2C电容 阵列包括电容C70-C77，开关S1E-S6E，S1F-S4F。基准电压源421通过缓冲器422产生基准电压Vref连接至电阻串411的最高节点n8。将运算放大器419的反相输入端连接至低位 分压电阻串411的中间节点π4，同相输入端交流接地，输出端连接至电阻串411的最低节点 η0，则电阻串411的底端自动产生电压-Vref。DAC工作前，闭合开关S5E、S6E、S1F_S4F，释 放电容上的电荷。工作时，断开开关S5E、S6E、S1F-S4F，C-2C电容阵列通过开关S1E-S4E， S1F-S4F有选择性的连接-Vref或Vref，C70始终连接至VK。当高位DL为O时，闭合开关 SLF,电容连接至-Vref ；当低位DL为1时，闭合开关SLE，电容连接至Vref。电阻阵列通过
开关阵列MUX7将节点电压传输至VK，开关MUX7由低位输入D2DxD0控制，当低位输入为K
时，闭合开关MSK。由在输出节点电荷守恒可得Fwfr = 知+^，+…^^勺- ^。
2'实施例七如图9所示，该图示出了自适应双极性电压源DAC90。DAC90包括二进制 电容阵列73和75，运算放大器71和72，与运算放大器成反馈布置的电容器C8和C9，开关 SffO-Sff 17, WS0-WS7,电容ClO以及基准电压源76，缓冲器77和运算放大器104。二进制电 容阵列73和75电容精度互不影响。运算放大器71的同相输入端交流接地，电容C8跨接 在反相输入端和输出端；运算放大器72的同相输入端交流接地，电容C9跨接在反相输入端 和输出端。基准电压源76通过缓冲器77产生基准电压Vref连接至节点nO。Vref通过电 阻Rl作用于运算放大器104的反相输入端，同相输入端交流接地，电阻R2跨接在运算放大 器104的输出端和反相输入端，输出端连接至节点nl，则运算放大器104输出端自动产生电 压-Vref。Rl与R2大小相等。DAC90工作前，闭合SW8-SW17，释放电容CO-ClO上的电荷。
工作时，断开SW8-SW17，开关SW0-SW3和WS0-WS3由低四位输入D3D2D1A)控制，当A. =1 时，闭合SWK，使电容CK连接至Vref ；当Afc = O时，闭合WSK，使电容CK接地。开关SW4-SW7 和WS4-WS7由低四位输入D7AsD5A控制，当込=1时，闭合SWK，使电容CK连接至-Vref ； 当Dfc = O时，闭合WSK，使电容CK接地。由运算放大器71和72的反相输入端电荷变化为O
Pr
可得(Vr = f (知 2Q Ii121 + …~ 27)。以上DAC的位数和结构仅仅是示例性的，本领域的技术人员现在可以意识到，根 据前面的描述，可以将此发明用于任意需要两个大小相等，极性相反的各种双极型DAC结 构中，实际上，可将此发明用于任意需要两个大小相等，极性相反的电路中，而并不限制于 应用于DAC中。
权利要求
1.一种自调整双极性电压源数模转换器，包括数模转换器，基准电压源，其特征在于 还包括运算放大器、第一电阻和第二电阻，基准电压源产生基准电压通过缓冲器与第一电 阻一端相连，第一电阻的另一端接运算放大器的反相输入端，所述的电阻第二电阻跨接在 运算放大器的输出端和反相输入端上，第一电阻与第二电阻阻值相等，运算放大器的同相 输入端交流接地，缓冲器的输出端、运算放大器的输出端分别接到数模转换器的正、负电源 端。
2.根据权利要求1所述的自调整双极性电压源数模转换器，其特征在于数模转换器 为一级数模转换器或多级数模转换器。
3.根据权利要求1所述的自调整双极性电压源数模转换器，其特征在于数模转换器 为单一结构或混合结构。
4.根据权利要求1所述的自调整双极性电压源数模转换器，其特征在于若数模转换 器正、负电源端接在数模转换器中电阻串结构的两端，则第一电阻和第二电阻是由电阻串 的半数电阻串接组成或外接的电阻。
全文摘要
本发明公开了一种自调整双极性电压源数模转换器。它包括数模转换器，基准电压源，运算放大器、第一电阻和第二电阻，基准电压源产生基准电压通过缓冲器与第一电阻一端相连，第一电阻的另一端接运算放大器的反相输入端，所述的电阻第二电阻跨接在运算放大器的输出端和反相输入端上，第一电阻与第二电阻阻值相等，运算放大器的同相输入端交流接地，缓冲器的输出端、运算放大器的输出端分别接到数模转换器的正、负电源端。本发明只需一个基准电压源就可以产生两个大小相等极性相反的源数模转换器基准电压，具有结构简单、匹配性好特点。
文档编号H03M1/66GK102142842SQ20111003154
公开日2011年8月3日 申请日期2011年1月29日 优先权日2010年10月11日
发明者安超群, 曾以成, 金湘亮 申请人:湘潭大学