专利名称：一种偏置电流产生电路以及尾电流源电路的制作方法
技术领域：
本发明涉及一种LC-VCO核心电路尾电流控制技术，具体涉及一种产生偏置电流的电路和一种尾电流源电路。
背景技术：
LC-VCO(电感电容型压控振荡器)核心电路是射频收发机芯片的核心模块之一，它通常置于PLL(Phase Locked Loop锁相回路)中，与PLL —起为芯片提供高精度的本振LO(LocalOscillator)信号，为芯片提供合适的参考时钟；它还能直接实现频率调制功能。相位噪声(Phase Noise)是LC-VCO核心电路最重要的性能指标之一,它的好坏决定了 LO信号的频谱纯度，决定了由其产生的参考时钟的抖动(jitter)的大小；而频谱纯度和抖动大小，会影响甚至限制系统的性能。因此低相位噪声，总是LC-VCO核心电路设计和优化所追求的目标之从鲁棒性(包括对VCO最基本的要求，必须在各种工艺和温度下都能正常起振)，功耗控制和抑制电源电压噪声影响这几个角度来考虑，带有尾电流源的LC-VCO核心电路是最佳的选择，也是工业界最常用的结构；特别是带有PMOS尾电流源的LC-VCO核心电路，更为常用。尾电流源虽然为LC-VCO核心电路提供了很多优点，但是也存在一个很大的缺点:尾电流源的噪声(主要是从偏置电流产生电路传递过来的)会通过各种频率调制机制转化为VCO的相位噪声，从而严重恶化VCO的相位噪声。因此,尽可能的降低尾电流中的噪声，对于提高LC-VCO的相位噪声性能很关键。一个比较大的尾电流(比如说几个毫安)往往是从一个比较小的偏置电流(比如说几十微安)通过电流镜成比例放大产生的。在电流成比例放大的过程中，电流噪声也随之成比例放大，因此偏置电流产生电路的噪声在被高倍数放大后进入尾电流源，成为噪声的主要来源。因此，降低VCO尾电流的噪声有两个办法:一是降低偏置电流噪声到尾电流的传输增益；二是从源头降低偏置电流产生电路的噪声。第一种方法，通过用阻值很大的R和容值很大的C实现截止频率非常低的低通滤波器，插于电流放大路径中，可以降低偏置电流到尾电流之间的噪声传输增益，从而降低偏置电流噪声对尾电流的影响。该结构如图1所示。但是这种做法会带来几个方面的问题:
I)容值很大的C会占用巨大的芯片面积，对于低成本(因此必须芯片面积很小)射频收发机芯片往往是无法承受的；2)阻值很大的R，其本身也会产生相当大的噪声；特别是它的低频噪声不能被滤波器有效滤除，会传输到VCO的尾电流中，从而恶化VCO近频相噪声(Close-1n PhaseNoise)。理论和实践已经证明，要不恶化VCO的近频相位噪声,就必须进一步降低RC滤波的截止频率(甚至低到几kHz)，就要进一步增加R和增加C，这会使得R和C都大得无法接受；3)大R和大C会产生一个时间常数很大的节点，该节点充放电速度很慢，因此会影响VCO的启动速度和PLL的锁定过程。工业界为了解决这个问题，往往会增加一个快速启动电路来对该节点快速的预充电，该电路需要消耗额外的芯片面积，也增加了设计的复杂性。可见，由于这些缺点的存在，用大RC对偏置滤波并不是理想的解决方法。这种方法已经在工业界被普遍使用。第二种方法，涉及到低噪声偏置电流产生电路的研究与设计，目前尚未看到有相关文献。
发明内容
本发明要解决的主要技术问题是，提供一种低噪声偏置电流产生电路以及一种尾电流源电路，确保LC-VCO核心电路的低相位噪声。为解决上述技术问题，本发明提供一种偏置电流产生电路，包括:基本偏置电流产生单元、偏置电流输出单元；所述基本偏置电流产生单元，连接在固定电压端和地端之间，用于产生基本偏置电流；所述偏置电流输出单元，与所述基本偏置电流产生单元的输出端相连，用于将基本偏置电流产生单元产生的基本偏置电流按照1: N的比例拷贝，N为正整数，并将其输出为偏置电流。进一步的，所述基本偏置电流产生单元为并联双支路电路结构，具体包括:基本偏置电流拷贝子电路和基本偏置电流开关子电路；所述基本偏置电流拷贝子电路，用于通过电流拷贝控制所述并联双支路产生两路相等的基本偏置电流；所述基本偏置电流开关子电路，与所述基本偏置电流拷贝子电路相连，用于控制所述并联双支路都处于导通状态优选的，所述基本偏置电流产生单元包括:第一 PMOS管、第二 PMOS管，第一 NMOS管、第二 NMOS管，以及第一电阻；所述第一 PMOS管与第二 PMOS管两栅极互连，两源极接固定电压端，所述第二 PMOS管的栅极与漏极相连，所述第一 PMOS管、第二 PMOS管构成所述基本偏置电流拷贝子电路；所述第一 NMOS管的漏极与所述第一 PMOS管的漏极相连，源极接地端，栅极与所述第二 NMOS管的源极相连；所述第二 NMOS管的漏极与所述第二 PMOS管的漏极相连，栅极与所述第一 NMOS管的漏极相连，源极通过所述第一电阻接地端；所述第一NMOS管、第二 NMOS管，第一电阻构成所述基本偏置电流开关子电路。进一步的，所述输出单元包括第三NMOS管和第二电阻；所述第三NMOS管的漏极为偏置电流输出端，栅极与所述第二 NMOS管的栅极相连，源极通过所述第二电阻接地端；所述第三NMOS管的尺寸为所述第二 NMOS管的N倍，所述第二电阻的阻值为所述第一电阻的1/N。进一步的，所述第三NMOS管由N个与所述第二NMOS管同尺寸的NMOS管并联构成；所述第二电阻由N个与所述第一电阻同阻值的电阻并联构成。优选的，所述基本偏置电流产生单元包括:第三PMOS管、第四PMOS管，第四NMOS管、第五NMOS管，以及第三电阻；所述第四NMOS管与第五NMOS管两栅极互连，两源极接地端，所述第五NMOS管的栅极与漏极相连，所述第四NMOS管、第五NMOS管构成所述基本偏置电流拷贝子电路；所述第三PMOS管的漏极与所述第四NMOS管的漏极相连，源极接固定电压端，栅极与所述第四PMOS管的源极相连；所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，栅极与所述第三PMOS管的漏极相连，源极通过所述第三电阻接固定电压端；所述第三PMOS管、第四PMOS管，第三电阻构成所述基本偏置电流开关子电路。进一步的，所述输出单元包括第五PMOS管和第四电阻；所述第五PMOS管的漏极为偏置电流输出端，栅极与所述第四PMOS管的栅极相连，源极通过所述第四电阻接固定电压端；所述第五PMOS管的尺寸为所述第四PMOS管的N倍，所述第四电阻的阻值为所述第三电阻的1/N。进一步的，所述第五PMOS管由N个与所述第四PMOS管同尺寸的PMOS管并联构成；所述第四电阻由N个与所述第三电阻同阻值的电阻并联构成。本发明还公开了一种尾电流源电路，包括上述的偏置电流产生电路，还包括放大单元，所述放大单元与所述偏置电流产生电路的偏置电流输出端相连，所述放大单元用于输出尾电流。进一步的，所述放大单元为以下两种电路中的一种:包括第六PMOS管与第七PMOS管，其两栅极互连，两源极接固定电压端，所述第六PMOS管的栅极与漏极相连并与所述偏置电流输出端相连；所述第七PMOS管的漏极为尾电流输出端；包括第六NMOS管与第七NMOS管，其两栅极互连，两源极接地端，所述第六NMOS管的栅极与漏极相连并与所述偏置电流输出端相连；所述第七NMOS管的漏极为尾电流输出端。采用本发明的偏置电流产生电路和尾电流源电路，不需要在电路中输入参考电流，直接产生偏置电流，该偏置电流具有低噪声的优点，它的噪声即使经过高倍数的放大进入尾电流中，放大后的电流噪声也非常小，可以忽略。这样，尾电流的噪声不用滤波就已经很低，从而不影响LC-VCO核心电路的相位噪声，特别是近频相位噪声性能非常好，这是RC滤波方法很难实现的。由于本发明的电路中不需要配套复杂的外部参考电流产生电路，而且也不需要设置RC滤波电路，即可以替代传统的偏置电流电路和大RC滤波器，可以减少芯片的面积，芯片的版图更加简洁，从而降低了成本。
图1为现有技术的偏置电流产生电路以及RC滤波电路原理图；图2为本发明偏置电流产生电路原理图；图3为本发明偏置电流产生电路实施例一的电路图；图4为本发明采用实施例一的偏置电流产生电路的尾电流源电路的电路图；图5为本发明偏置电流产生电路实施例二的电路图；图6为本发明实施例二的偏置电流产生电路的尾电流源电路的电路图。
具体实施例方式下面通过具体实施方式
结合附图对本发明作进一步详细说明。如图2所示，本发明的发明构思是通过基本偏置电流产生单元直接产生基本偏置电流，基本偏置电流通过偏置电流输出单元进行拷贝输出为偏置电流。整个偏置电流的产生过程不依赖输入参考电流Iref，从而使得LC-VCO核心电路受其他电路的干扰更小，鲁棒性和性能更好。其中基本偏置电流产生单元连接在固定电压端和地端之间，输出单元与基本偏置电流产生单元的输出端相连，并将基本偏置电流产生单元产生的基本偏置电流按照I: N的比例拷贝，N为正整数，并将其输出为偏置电流。
对于基本偏置电流产生单元，可以采用并联双支路单元的电路结构。基本偏置电流产生单元中包括:基本偏置电流拷贝子电路和基本偏置电流开关子电路。基本偏置电流拷贝子电路，用于通过电流拷贝控制并联双支路产生两路相等的基本偏置电流。基本偏置电流开关子电路，与基本偏置电流拷贝子电路相连，用于控制所述并联双支路都处于导通状态。这种电路不需要提供输入参考电流Iref，而外部的Iref产生电路通常是一个比较复杂的电路，本发明的这种基本偏置电流产生单元的实现方式较现有技术更加简单，且具有低噪声等诸多优点。实施例一如图3所示为本发明偏置电流产生电路的一种实现方式。该实现方式中基本偏置电流产生单元包括:PM0S管Mpl、Mp2，NMOS管Mnl、Mn2，以及电阻Rl。PMOS管Mpl、Mp2构成所述基本偏置电流拷贝子电路，NMOS管Mnl、Mn2，电阻Rl构成所述基本偏置电流开关子电路。PMOS管Mpl、Mp2组成一对1:1电流镜，其两栅极互连，两源极接固定电压端，PMOS管Mp2的栅极与漏极相连，PMOS管Mpl的尺寸与PMOS管Mp2相同。NMOS管Mnl的漏极与PMOS管Mpl的漏极相连，源极接地端，栅极与NMOS管Mn2的源极相连。NMOS管Mn2的漏极与PMOS管Mp2的漏极相连，栅极与NMOS管Mnl的漏极相连，源极通过所述电阻Rl接地端。两个并联支路中产生的基本偏置电流均为Ix。该实现方式中输出单元包括NMOS管Mn3和电阻R2。其中NMOS管Mn3的漏极为偏置电流输出端，该输出端可以直接连接到LC-VCO核心电路，栅极与NMOS管Mn2的栅极相连，源极通过电阻R2接地端。NMOS管Mn3的尺寸为NMOS管Mn2的N倍，电阻R2的阻值为电阻Rl的1/N。在具体电路实现中，可以采用NMOS管Mn3由N个与NMOS管Mn2同尺寸的NMOS管并联构成；电阻R2由N 个与电阻Rl同阻值的电阻并联构成。在版图上也要做到尽量做到匹配，这样做的目的是为了保证在任何工艺偏差下，这两路电流都是严格按照1: N拷贝。上述N为正整数。输出的偏置电流为lout，其电流值为基本偏置电流Ix的N倍。如图4所示，还可以在输出单元后设置放大单元，本实施例中的放大单元包括PMOS管Mp6、Mp7组成的一对电流镜，其两栅极互连，两源极接固定电压端，PMOS管Mp6的栅极与漏极相连并与偏置电流输出端相连；PM0S管Mp7的漏极为偏置电流放大输出端，该偏置电流放大输出端可做为尾电流输入LC-VCO核心电路。图4中输出单元输出的电流1utI为基本偏置电流Ix的N倍，而电流1utl经过放大单元放大输出的电流1ut 2做为尾电流输出。实施例二如图5所示为本发明偏置电流产生电路的另一种实现方式。本实施例是将实施一中的NMOS管与PMOS管互换，形成与实施例一结构互补的电路。该实现方式中基本偏置电流产生单元包括: ] 05管1^3、]\^4，NMOS管Mn4、Mn5，以及电阻Rl。NMOS管Mn4、Mn5构成基本偏置电流拷贝子电路，PMOS管Mp3、Mp4，电阻Rl构成基本偏置电流开关子电路。NMOS管Mn4、Mn5组成一对1:1电流镜，其两栅极互连，两源极接地端，NMOS管Mn5的栅极与漏极相连，NMOS管Mn4的尺寸与NMOS管Mn5相同。PMOS管Mp3的漏极与NMOS管Mn4的漏极相连，源极接固定电压端，栅极与PMOS管Mp4的源极相连。PMOS管Mp4的漏极与NMOS管Mn5的漏极相连，栅极与PMOS管Mp3的漏极相连，源极通过电阻Rl接固定电压端。两个并联支路中产生的基本偏置电流均为Ix。该实现方式中输出单元包括PMOS管Mp5和电阻R2。其中PMOS管Mp5的漏极为偏置电流输出端，栅极与PMOS管Mp4的栅极相连，源极通过电阻R2接固定电压端；PMOS管Mp5的尺寸为PMOS管Mp4的N倍，电阻R2的阻值为电阻Rl的1/N。在具体电路实现中，可以采用PMOS管Mp5由N个与PMOS管Mp4同尺寸的PMOS管并联构成；电阻R2由N个与电阻Rl同阻值的电阻并联构成。在版图上也要做到尽量做到匹配，这样做的目的是为了保证在任何工艺偏差下，这两路电流都是严格按照1: N拷贝。上述N为正整数。输出的偏置电流为1ut，其电流值为基本偏置电流Ix的N倍。如图6所示，还可以在输出单元后设置放大单元，本实施例中的放大单元包括NMOS管Mn6、Mn7组成的一对电流镜，其两栅极互连，两源极接地端，NMOS管Mn6的栅极与漏极相连并与所述偏置电流输出端相连；NM0S管Mn7的漏极为偏置电流放大输出端，该偏置电流放大输出端可做为尾电流输入LC-VCO核心电路。图6中输出单元输出的电流1utl为基本偏置电流Ix的N倍，而电流1utl经过放大单元放大输出的电流1ut2做为尾电流输出。以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明；因此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1.一种偏置电流产生电路，其特征在于，包括:基本偏置电流产生单元、偏置电流输出单元； 所述基本偏置电流产生单元，连接在固定电压端和地端之间，用于产生基本偏置电流； 所述偏置电流输出单元，与所述基本偏置电流产生单元的输出端相连，用于将基本偏置电流产生单元产生的基本偏置电流按照1: N的比例拷贝，N为正整数，并将其输出为偏置电流。
2.根据权利要求1所述的偏置电流产生电路，其特征在于，所述基本偏置电流产生单元为并联双支路电路结构，具体包括:基本偏置电流拷贝子电路和基本偏置电流开关子电路； 所述基本偏置电流拷贝子电路，用于通过电流拷贝控制所述并联双支路产生两路相等的基本偏置电流； 所述基本偏置电流开关子电路，与所述基本偏置电流拷贝子电路相连，用于控制所述并联双支路都处于导通状态。
3.根据权利要求2所述的偏置电流产生电路，其特征在于，所述基本偏置电流产生单元包括:第一 PMOS管、第二 PMOS管，第一 NMOS管、第二 NMOS管，以及第一电阻； 所述第一 PMOS管与第二 PMOS管两栅极互连，两源极接固定电压端，所述第二 PMOS管的栅极与漏极相连，所述第一 PMOS管、第二 PMOS管构成所述基本偏置电流拷贝子电路； 所述第一 NMOS管的漏极与所述第一 PMOS管的漏极相连，源极接地端，栅极与所述第二NMOS管的源极相连；所述第二 NMOS管的漏极与所述第二 PMOS管的漏极相连，栅极与所述第一 NMOS管的漏极相连，源极通`过所述第一电阻接地端；所述第一 NMOS管、第二 NMOS管，第一电阻构成所述基本偏置电流开关子电路。
4.根据权利要求3所述的偏置电流产生电路，其特征在于，所述输出单元包括第三NMOS管和第二电阻；所述第三NMOS管的漏极为偏置电流输出端，栅极与所述第二 NMOS管的栅极相连，源极通过所述第二电阻接地端；所述第三NMOS管的尺寸为所述第二NMOS管的N倍，所述第二电阻的阻值为所述第一电阻的1/N。
5.根据权利要求4所述的偏置电流产生电路，其特征在于，所述第三NMOS管由N个与所述第二 NMOS管同尺寸的NMOS管并联构成；所述第二电阻由N个与所述第一电阻同阻值的电阻并联构成。
6.根据权利要求2所述的偏置电流产生电路，其特征在于，所述基本偏置电流产生单元包括:第三PMOS管、第四PMOS管，第四NMOS管、第五NMOS管，以及第三电阻； 所述第四NMOS管与第五NMOS管两栅极互连，两源极接地端，所述第五NMOS管的栅极与漏极相连，所述第四NMOS管、第五NMOS管构成所述基本偏置电流拷贝子电路； 所述第三PMOS管的漏极与所述第四NMOS管的漏极相连，源极接固定电压端，栅极与所述第四PMOS管的源极相连；所述第四PMOS管的漏极与所述第五NMOS管的漏极相连，栅极与所述第三PMOS管的漏极相连，源极通过所述第三电阻接固定电压端；所述第三PMOS管、第四PMOS管，第三电阻构成所述基本偏置电流开关子电路。
7.根据权利要求6所述的偏置电流产生电路，其特征在于，所述输出单元包括第五PMOS管和第四电阻；所述第五PMOS管的漏极为偏置电流输出端，栅极与所述第四PMOS管的栅极相连，源极通过所述第四电阻接固定电压端；所述第五PMOS管的尺寸为所述第四PMOS管的N倍，所述第四电阻的阻值为所述第三电阻的1/N。
8.根据权利要求7所述的偏置电流产生电路，其特征在于，所述第五PMOS管由N个与所述第四PMOS管同尺寸的PMOS管并联构成；所述第四电阻由N个与所述第三电阻同阻值的电阻并联构成。
9.一种尾电流源电路，其特征在于，包括如权利要求1-8任一项所述的偏置电流产生电路，还包括放大单元，所述放大单元与所述偏置电流产生电路的偏置电流输出端相连，所述放大单元用于输出尾电流。
10.根据 权利要求9所述的尾电流源电路，其特征在于，所述放大单元为以下两种电路中的一种: 包括第六PMOS管与第七PMOS管，其两栅极互连，两源极接固定电压端，所述第六PMOS管的栅极与漏极相连并与所述偏置电流输出端相连；所述第七PMOS管的漏极为尾电流输出端； 包括第六NMOS管与第七NMOS管，其两栅极互连，两源极接地端，所述第六NMOS管的栅极与漏极相连并与所述偏置电流输出端相连；所述第七NMOS管的漏极为尾电流输出端。
全文摘要
本发明公开了一种偏置电流产生电路，通过基本偏置电流产生单元直接产生基本偏置电流，基本偏置电流通过输出单元进行拷贝输出为偏置电流。偏置电流的产生过程不依赖输入参考电流，具有低噪声的优点。本发明还公开了一种尾电流源电路，包括偏置电流产生电路和放大电路。本发明还可以替代传统的偏置电流电路和RC滤波器，可以减少芯片的面积，芯片的版图更加简洁，从而降低了成本，可广泛的应用于现有的LC-VCO核心电路的尾电流输入电路的设计中。
文档编号H03L7/08GK103117741SQ201110363689
公开日2013年5月22日 申请日期2011年11月16日 优先权日2011年11月16日
发明者许建超, 潘文杰 申请人:国民技术股份有限公司