专利名称：高频开关电路及其控制方法
技术领域：
本发明涉及闻频开关电路以及闻频开关电路的控制方法。
背景技术：
最近，在实现便携式电话机等无线通信设备的小型化过程中，降低消耗功率成为尤为重要的问题。在无线通信设备中，通过高速切换开关元件来接收或发送信息，因此，开关元件及其驱动电路的消耗功率较大。通常，作为通信模式，便携式电话机具有发送模式、接收模式、收发模式，每当切换通信模式时，作为开关元件的场效应晶体管高速切换连接于天线的发送/接收电路。并且，场效应晶体管上连接有作为驱动电路的升压电路或降压电路(负电源产生电路)。升压电路主要用于提高从发送电路供给到天线的发送功率。另外，降压电路主要用于提高场效应晶体管的截止状态下的输出特性。作为消减升压电路的消耗功率的技术，公开有下面专利文献I的技术。专利文献I公开的高频开关电路，在需要大功率的发送模式时启动升压电路，而在不需要大功率的接收模式时不启动升压电路，从而降低消耗功率。专利文献1:日本专利公开公报特开2008-35560号然而，上述专利文献I的高频开关电路中存在着如下问题:在接收模式下能够降低功率消耗，但是在发送模式下未能降低功率消耗。因此，无法将上述专利文献I公开的高频开关电路适用于例如需要始终启动升压电路或降压电路的UMTS等通信系统中。
发明内容
本发明用于解决上述问题。因此本发明的目的在于提供一种不仅在接收时能够降低消耗功率，在发送时也能够降低消耗功率的高频开关电路。并且，本发明的另一目的在于提供一种不仅在接收时能够降低消耗功率，在发送时也能够降低消耗功率的高频开关电路的控制方法。本发明的上述目的通过下面的高频开关电路或高频开关电路的控制方法来实现。本发明的高频开关电路包括:脉冲生成单元、时钟选择单元、降压单元以及开关单元。脉冲生成单元用于生成具有规定的激活期间的用于选择时钟的脉冲信号。如果用于选择时钟的脉冲信号为激活状态，时钟选择单元则选择参考时钟信号，用于选择时钟的脉冲信号不是激活状态，则选择频率低于参考时钟信号的低速时钟信号。降压单元以对应于时钟选择单元所选择的时钟信号的频率的速度将负电荷积存于电容器，生成规定的负电压。开关单元包括施加有规定的负电压从而维持截止(OFF)状态的至少一个开关元件。根据本发明的高频开关电路的控制方法，激活用于选择时钟的脉冲信号，在用于选择时钟的脉冲信号的激活期间，向降压单元供给参考时钟信号，并向开关元件施加降压单元生成的规定的负电压，将开关元件维持在截止状态。并且，向降压单元供给频率低于参考时钟信号的低速时钟信号，维持开关元件的截止状态。
发明效果根据本发明的高频开关电路以及高频开关电路的控制方法，不仅在接收时能够降低消耗功率，在发送时也能够降低消耗功率。从而在UMTS等通信系统中需要使降压电路始终动作时，也能够降低消耗功率。
图1是示出了根据本发明的实施方式的高频开关电路的简要框图。图2的(A)是用于说明图1所示的电荷泵(Charge Pump)的结构以及动作例的电路图。图2的(B)是用于说明图1所示的电荷泵(Charge Pump)的结构以及动作例的电路图。图2的(C)是用于说明通过电荷泵的直通电流的电路图。图3是用于说明图1所示的开关部结构的框图。图4是示出了图3所示的高频开关结构例的电路图。图5是用于说明根据本发明实施方式的高频开关电路的控制方法的流程图。图6是用于说明根据本发明实施方式的高频开关电路动作的时序图。
具体实施例方式下面，参照附图详细说明本发明的高频开关电路以及高频开关电路的控制方法的实施方式。本发明的高频开关电路以及高频开关电路的控制方法优选适用于通用移动通信系统(UMTS !Universal Mobile Telecommunications System)、移动通信全球系统(GSM:Global System for Mobile Communications)等需要切换通信模式的无线通信系统。尤其，对需要始终启动降压电路的通用移动通信系统等通信系统更加有效。(实施方式)图1是示出了根据本发明实施方式的高频开关电路的简要框图。本实施方式的高频开关电路在切换通信模式时，以高速参考时钟信号启动电荷泵，在切换通信模式之后，以频率低于参考时钟信号的低速时钟信号启动电荷泵。如图1所示，本实施方式的高频开关电路200包括振荡器100、分频器110、脉冲生成部120、时钟选择部130、电荷泵140以及开关部150。振荡器100是振荡单元，用于生成规定的频率的参考时钟信号。振荡器100的输出端子连接于分频器110的输入端子和时钟选择部130的输入端子上。例如，振荡器100具有环形振荡器，生成数MHz的参考时钟信号。在这里，规定的频率优选为约3.6MHz。但是规定的频率并不限定于数MHz。分频器110作为分频单元，对参考时钟信号进行分频，从而生成低速时钟信号。分频器110的输入端子连接于振荡器100的输出端子，分频器110的输出端子连接于时钟选择部130的输入端子。分频器110具有计数器，用于对参考时钟信号进行计数至规定的计数值(N)，并将参考时钟信号分为N，生成频率低于参考时钟信号的低速时钟信号。例如，参考时钟信号为3.6Mhz，且N = 64时，低速 时钟信号的频率为56KHz。
并且，分频器110可同时输出不同频率的低速时钟信号。脉冲生成部120作为脉冲生成单元，生成具有规定的激活期间且用于选择时钟的脉冲信号。脉冲生成部120具有用于输入模式控制信号的输入端子。脉冲生成部120的输出端子连接于时钟选择部130的输入端子。在这里，模式控制信号是从外部输入的控制信号，用于向高频开关电路200传输通信模式。脉冲生成部120具有计数器，用于检测模式控制信号的变化并提供计数，并且测量经过时间。脉冲生成部120在检测出模式控制信号的变化并经过规定时间之后，激活用于选择时钟的脉冲信号。并且，脉冲生成部120在规定的激活期间内维持用于选择时钟的脉冲信号的激活状态。在本实施方式中，激活期间设定为例如5ys lOys。但是，激活期间并不限定于5 μ s 10 μ s的范围。时钟选择部130作为时钟信号选择单元，用于选择时钟信号。时钟选择部130具有三个输入端子。第一输入端子连接于振荡器100的输出端子，第二输入端子连接于分频器110的输出端子，第三输入端子连接于脉冲生成部120的输出端子。并且，时钟选择部130的输出端子连接于电荷泵140的输入端子。时钟选择部130具有选择器，在用于选择时钟的脉冲信号为激活状态时，选择参考时钟信号，而在用于选择时钟的脉冲信号不是激活状态时，选择低速时钟信号。并且，低速时钟信号为多个时，根据低速时钟信号的数量，可以具有η输入I输出的选择器。电荷泵140作为降压单元，生成规定的负电压。电荷泵140的输入端子连接于时钟选择部130的输出端子，电荷泵140的输出端子连接于开关部150的输入端子。电荷泵140按照对应于时钟选择部130所选择的时钟信号的频率的速度将负电荷积存到电容器，并生成规定的负电压。在后面详细说明电荷泵140的结构及其作用。开关部150作为开关单元，确保或断开高频信号的通信路径。开关部150的一侧输入端子输入有模式控制信号，另一侧输入端子连接于电荷泵140的输出端子。开关部150具有至少一个场效应晶体管(下面简称为FET)，作为开关元件。在后面详细说明开关部150的结构及其作用。在具有上述结构的本实施方式的高频开关电路200中，在用于选择时钟的脉冲信号的激活期间，向电荷泵140供给参考时钟信号，在用于选择时钟的脉冲信号的非激活期间，向电荷泵140供给低速时钟信号。另夕卜，电荷泵140的输出电压被供给到开关部150。下面，参照图2(A) 图2(C)简要说明图1所示的电荷泵140的例子。图2 (A)以及图2(B)是示出了图1所示的电荷泵140的结构以及动作例的电路图。如图2(A)以及图2(B)所示，本实施方式的电荷泵140具有四个CMOS反相器以及三个电容器。四个CMOS反相器由分别具有晶体管M1、M2的第一反相器、具有晶体管M3、M4的第二反相器、具有晶体管M5、M6的第三反相器以及具有晶体管M7、M8的第四反相器构成。第一反相器的输入端子通过反相器(未图示)连接于时钟选择部130的输出端子，第一反相器的输出端子连接于第一电容器Cl的一侧端子。并且，第一反相器的两个电源端子中的一个上连接有电源电压(VDD)，另一个接地。第二反相器的输入端子连接于第三反相器的输出端子，第二反相器的输出端子连接于第一电容器Cl的另一侧端 子。并且，第二反相器的两个电源端子中的一个接地，另一个连接于输出电容器的一侧端子上。并且，输出电容器的上述一侧端子连接于开关部150,输出电容器的另一侧端子接地。第三反相器的输入端子连接于第二反相器的输出端子，第三反相器的输出端子连接于第二电容器C2的一侧端子。并且，第三反相器的两个电源端子中的一个接地，另一个连接于输出电容器的上述一侧端子。第四反相器的输入端子连接于时钟选择部130的输出端子，第四反相器的输出端子连接于第二电容器C2的另一侧端子。并且第四反相器的两个电源端子中的一个上连接有电源电压(VDD)，另一个接地。下面，简要说明具有上述结构的本实施方式的电荷泵140的动作。在输入到电荷泵140的时钟信号(CLK)为高电平(high)期间，如图2⑷所示，在电荷泵140中电流沿虚线表示的第一路径和第二路径流动。第一路径是从VDD经由晶体管Ml、第一电容器Cl、晶体管M3后接地的路径，电流流过该路径，从而第一电容器Cl被充电。第二路径是从第二电容器C2经由晶体管M8、输出电容器(Cout)、晶体管M6，到达第二电容器C2的路径，电流流过该路径，从而第二电容器C2的负电荷移动到输出电容器(Cout)，输出电容器被充电。另外，在时钟信号为低电平(low)期间，如图2(B)所示，电流沿虚线所示的第三路径和第四路径流动。第三路径是从第一电容器Cl经由晶体管M2、输出电容器(Cout)、晶体管M4，到达第一电容器Cl的路径，电流流过该路径，第一电容器Cl的负电荷移动到输出电容器，输出电容器被充电。第四路径是从VDD经由晶体管M7、第二电容器C2、晶体管M5后接地的路径，电流流过该路径，第二电容器C2被充电。如上所述，输入时钟信号，且电流反复通过第一路径 第四路径，从而输出电容器中生成负电压(Vout)。负电压被供给到开关部150。第一路径 第四路径中反复流过的电流的平均电流构成消耗电流，因此CMOS反相器的开关速度越快、即时钟信号的频率越高越大。其次，图2(C)是用于说明通过电荷泵140的直通电流的电路图。CMOS反相器中的直通电流是指构成CMOS反相器的PMOS晶体管以及NMOS晶体管暂时同时变为导通(ON)状态，通过大电流。如图2(C)所示，在本发明的电荷泵140中，在第一反相器和第四反相器中流过虚线所示的直通电流。CMOS反相器的开关速度越快、即时钟信号的频率越高，直通电流越大。从而，出于降低直通电流的角度，优选降低时钟信号的频率。但是，电荷泵140需要在标准要求的通信模式的切换时间(例如，4ys)内向开关部150的FET栅极端子施加规定的负电压(-2V -2.5V)。下面，将该规定的负电压称为截止(OFF)电压。从而，时钟信号的频率需要提高到能够使电荷泵140的输出电压在通信模式的切换时间内达到截止电压的水平。在本实施方式中，电荷泵140的输出电压达到截止电压所需时间约为2 μ S。从而，在本实施方式的高频开关电路200中，在切换通信模式时，以高速的参考时钟信号启动电荷泵140，在切换 通信模式之后，以低速时钟信号启动。从而在本实施方式中，降低直通电流，并且电荷泵140的输出电压(Vout)在切换通信模式期间内能够达到截止电压。如上所述，对本实施方式中使用的电荷泵140的结构以及作用进行了说明。但是，本实施方式的电荷泵140并不限定于上述方式。下面，参照图3 图4详细说明图1所示的开关部150。图3是用于说明图1所示的开关部150的结构的简要框图。如图3所示，开关部150包括解码器151、电平移位器152以及高频开关153。解码器151对模式控制信号进行解码。解码器151的输入端子输入有模式控制信号。解码器151的输出端子连接于电平移位器152的输入端子。解码器151对模式控制信号进行解码，并根据解码结果，将高频开关153所包括的FET中的导通(ON)的FET和截止(OFF)的FET传输给电平移位器152。在本实施方式中，解码器151根据对模式控制信号进行解码所获得的通信模式，决定导通的FET和截止的FET。电平移位器152向高频开关153施加规定的正电压或截止(OFF)电压。电平移位器152的一侧输入端子连接于解码器151的输出端子，另一侧输入端子连接于电荷泵140的输出端子。并且，电平移位器152的输出端子连接于高频开关153的输入端子。电平移位器152根据解码器151获得的通信模式，向高频开关153所包括的FET中的导通的FET施加规定的正电压，向截止的FET施加截止电压。下面，将规定的正电压称为导通电压。高频开关153用于确保或断开高频信号的通信路径。高频开关153的输入端子连接于电平移位器152的输出端子。并且，高频开关153还与设在高频开关电路200外部的发送/接收电路和天线连接。高频开关153作为开关元件，包括至少一个FET。在本实施方式中，高频开关153例如是通过CMOS SOI技术或者Bulk CMOS技术形成的单刀多掷(SPMT:single-polemult1-throw)或者多刀多掷(MPMT:mult1-pole mult1-throw)的高频开关。在本实施方式中，通过电平移位器152施加在FET栅极端子的导通电压为2.4V
3.0V，截止电压为-2V -2.5V。FET在栅极端子施加有正电压时导通，在栅极端子施加有O或负电压时截止。并且，在栅极端子施加有截止电压时维持截止状态。为了将FET维持在截止状态而施加截止电压是为了即使向FET输入例如约35dBm的较大发送信号功率，截止状态下的FET的输出波形也不会失真。换言之，通过向栅极端子施加截止电压，能够使相对FET变为导通的电压的截止状态的余量(margin)较大。下面，参照图4，详细说明高频开关153的结构。图4是示出了图3所示的高频开关153的结构例的电路图。如图4所示，本实施方式的高频开关153具有接收端口 RXl RX3、发送端口 TXl TX3以及收发端口 TXRl TXR3的共九个RF端口(Radio Frequency Port)。在从各RF端口到天线之间，相对从RF端口到天线方向，串联设置系列FET (SEl SE9)，并列设置分流FET (SHl SH9)。系列FET (SEl SE9)的栅极端子通过电阻连接于控制端子(CSE1 CSE9)，分流FET(SHl SH9)的栅极端子通过电阻连接于控制端子(CSH1 CSH9)。系列FET(SEl SE9)以及分流FET (SHl SH9)在控制端子上施加有正电压时导通，施加有O或负电压时截止。例如，通信模式为RXl时，系列FET(SEl)的控制端子(CSEl)上施加导通电压，分流FET(SHl)的控制端子(CSHl)上施加截止电压。并且，在系列FET(SE2 SE9)上施加有截止电压，分流FET (SH2 SH9)上施加有导通电压。如上所述，通过向FET的控制端子(CSEI CSE9、CSH1 CSH9)施加导通电压或截止电压，接收端口 RXl确切地连接于天线，并且另一 RF端口与天线断开。并且，通信模式为RXl以外时，同样可以连接RF端口和天线。SP，向在对象RF端口到天线的路径串联设置的系列FET的控制端子施加导通电压，向对象RF端口以外的系列FET的控制端子施加截止电压。并且，向在对象RF端口到天线的路径并列设置的分流FET的控制端子施加截止电压，向对象RF端口以外的FET的控制端子施加导通电压。如上所述，对本实施方式所使用的开关部150的结构以及作用进行了简要说明。但是本实施方式的开关部150并不限定于上述形式的开关部。例如，可以根据通信模式适当调整高频开关153所包括的RF端口的数量。下面，参照图5以及图6对本实施方式的高频开关电路的控制方法进行说明。图5是用于说明本实施方式的高频开关电路的控制方法的流程图，图6是用于说明本实施方式的高频开关电路动作的时序图。需要说明的是，图6示出了在本实施方式的高频开关电路连接时分双工(TDD:Time-division duplex)系统时的动作例。如图6所示，在TDD系统中按照RX1、TX1、RX1、…切换通信模式。相反地，开关部150的接收侧的系列FET (图4的SEl)被控制为ON、OFF、ON、…，发送侧系列FET (图4的SE2)被控制为OFF、ON、OFF、…。下面，将通信模式从RXl切换为TXl，之后再从TXl切换为RXl的期间为例，说明本实施方式的高频开关电路的控制方法。如图5所示，本实施方式的高频开关电路的控制方法中，首先激活用于选择时钟信号的脉冲信号(步骤S101)。具体地，如图6所示，在模式控制信号从RXl变为TXl并经过时延td之后，脉冲生成部120激活用于选择时钟的脉冲信号(高电平)。作为参考，在本实施方式中，用于选择时钟的脉冲信号是高电平激活信号。但是，用于选择时钟的脉冲信号也可以是低电平激活 信号。之后，向电荷泵供给参考时钟信号(步骤S102)。具体地，如图6所示，在用于选择时钟的脉冲信号的激活期间(期间ta)，选择参考时钟信号。从而向电荷泵140供给3.6MHz的参考时钟信号。在该期间，在电荷泵140中，以对应于参考时钟信号的频率的速度将负电荷积存到输出电容器，生成负电压。并且，积存在输出电容器的负电荷输送到开关部150的SEl的栅极端子，从而向SEl施加负电压，而使得SEl截止。在电荷泵140的输出电容器的电位和SEl的栅极端子的电位为同电位(截止电压)时结束从电荷泵140输送负电荷。从开始向电荷泵140供给参考时钟信号起到电荷泵140的输出电压达到截止电压为止需要时间tc。在本实施方式中tc为约2 μ S。另外，在发送侧，开关部150的解码器151对模式控制信号进行解码，通过电平移位器152向SE2施加导通电压。之后，向电荷泵供给低速时钟信号(步骤S103)。具体地，在用于选择时钟的脉冲信号变为高电平并经过ta之后，脉冲生成部120将用于选择时钟的脉冲信号变为低电平。在这里，为了确保电荷泵140生成截止电压，需要将ta长度设定为tc以上。另外，从降低直通电流的角度，优选将ta设定为接近tc的值。在本实施方式中，ta为5 μ s 10 μ S。在用于选择时钟的脉冲信号为低电平期间，选择低速时钟信号。从而向电荷泵140供给频率低于参考时钟信号的56KHz的低速时钟信号。在该期间内，在电荷泵140中，以对应于低速时钟信号的频率的速度将负电荷积存到输出电容器，以维持截止电压。从而电荷泵140的输出电容器的电位和开关部150的SEl的栅极端子的电位保持同电位，开关部150的SEl保持截止状态。之后，导通FET (步骤S104)。具体地，按照开关部150的解码器151对模式控制信号进行解码所获得的通信模式RX1，电平移位器152向SEl施加导通电压。这时，积存在SEl的栅极端子的负电荷被放电，从而电荷泵140的输出电容器的电位上升。如上所述，对本实施方式中的高频开关电路的控制方法进行了说明。在本实施方式的高频开关电路的控制方法中，首先激活用于选择时钟的脉冲信号，向电荷泵140供给参考时钟信号，使得开关部150的SEl截止。之后，向电荷泵140供给低速时钟信号，维持SEl的截止状态。并且，向SEl施加导通电压时SEl被导通。(实施例)下面，对将本实施方式的高频开关电路200适用于通信系统的实施例进行说明。但是本发明并不限定于本实施例。在实验过程中，在以下条件下测量了本实施方式的高频开关电路200的平均消耗电流。在振荡器100中生成3.6MHz的参考时钟信号，在分频器110对参考时钟信号进行64分频，生成56KHz的低速时钟信号。输入模式控制信号切换通信模式，并生成用于选择时钟信号的脉冲信号。向电荷泵140供给参考时钟信号5μ s后，供给了低速时钟信号。切换通信模式，重复多次上述工序。这时测量了高频开关电路200消耗的平均电流。结果，高频开关电路200中的平均消耗电流为45 μ A。另外，作为比较例，对于向电荷泵始终供给3.6MHz的参考时钟信号的情况，以相同的方式测量了平均消耗电流。结果，平均消耗电流为115μΑ。即，与比较例相比，本实施方式降低了约60 %的消耗电流。如上所述，根据本实施方式可以实现如下效果。(a)根据本发明的高频开关电路以及高频开关电路的控制方法，不仅在接收时能够降低消耗功率，在发送时也能够降低消耗功率。从而在如UMTS等通信系统中需要使得电荷泵始终动作时，也能够降低消耗功率。(b)规定的激活期间比从用于选择时钟信号的脉冲信号被激活之后电荷泵生成截止电压为止所需的时间长，因此电荷泵能够确切地生成截止电压。(C)开关部具有多个开关元件，根据对从外部输入的模式控制信号进行解码的结果，控制多个开关元件的0N/0FF。从而，能够在多个RF端口与天线之间进行任意切换。(d)开关部还包括基于对模式控制信号的解码结果来向开关元件施加规定的负电压或规定的正电压的电平移位器。从而能够基于模式控制信号，向开关兀件施加规定的负电压或规定的正电压。(e)脉冲生成部 在模式控制信号发生变化之后生成用于选择时钟信号的脉冲信号。从而能够在模式控制信号发生变化之后的恰当时机生成用于选择时钟信号的脉冲信号。
(f)高频开关电路包括生成参考时钟信号的振荡器以及对参考时钟信号进行分频并生成低速时钟信号的分频器。从而无需另外设置低速时钟信号用振荡器，从而能够减少高频开关电路内的振荡器数量。如上所述，在实施方式中说明了本发明的高频开关电路以及高频开关电路的控制方法。但是，本领域技术人员能够对本发明进行适当的添加、变形以及省略。例如，在本实施方式中，对参考时钟信号进行分频生成了低速时钟信号。但是可以由与生成参考时钟信号的振荡器不同的振荡器生成低速时钟信号。并且，在本实施方式中，以切换一次时钟信号、即从参考时钟信号切换到频率低于参考时钟信号的低速时钟信号的情况为例进行了说明。但是还可以从参考时钟信号分阶段切换到不同频率的多个低速时钟信号。符号说明100振荡器(振荡单元)110分频器(分频单元)120脉冲生成部(脉冲生成单元)130时钟选择部(时钟选择单元)140电荷泵(降压单元)150开关部(开关单元)200闻频 开关电路。
权利要求
1.一种闻频开关电路，其特征在于，包括: 脉冲生成单元，所述脉冲生成单元生成具有规定的激活期间的用于选择时钟的脉冲信号; 时钟选择单元，所述用于选择时钟的脉冲信号为激活状态时，所述时钟选择单元选择参考时钟信号，所述用于选择时钟的脉冲信号不是激活状态时，所述时钟选择单元则选择频率低于所述参考时钟信号的低速时钟信号； 降压单元，以对应于所述时钟选择单元所选择的时钟信号的频率的速度将负电荷积存于电容器，生成规定的负电压；以及 开关单元，包括至少一个开关元件，所述开关元件中施加有所述规定的负电压，从而维持截止状态。
2.根据权利要求1所述的高频开关电路，其特征在于， 所述规定的激活期间长于从所述用于选择时钟的脉冲信号被激活起到所述降压单元生成所述规定的负电压的时间。
3.根据权利要求 1所述的高频开关电路，其特征在于， 所述开关单元具有多个开关元件，基于从外部输入的模式控制信号的解码结果，控制所述多个开关元件的导通/截止。
4.根据权利要求3所述的高频开关电路，其特征在于， 所述开关单元还包括: 电平移位器，所述电平移位器基于所述模式控制信号的解码结果，向所述开关元件施加所述规定的负电压或规定的正电压。
5.根据权利要求4所述的高频开关电路，其特征在于， 所述脉冲生成单元在所述模式控制信号发生变化后生成所述用于选择时钟的脉冲信号。
6.根据权利要求1至5中任一项所述的高频开关电路，其特征在于，还包括: 振荡单元，所述振荡单元生成所述参考时钟信号；以及 分频单元，所述分频单元对所述参考时钟信号进行分频，而生成所述低速时钟信号。
7.一种高频开关电路的控制方法，其特征在于，包括以下步骤: 激活用于选择时钟的脉冲信号； 在所述用于选择时钟的脉冲信号的激活期间，向降压单元供给参考时钟信号，并向开关元件施加所述降压单元生成的规定的负电压，将所述开关元件维持在截止状态；以及向所述降压单元供给频率低于所述参考时钟信号的低速时钟信号，维持所述开关元件的截止状态。
8.根据权利要求7所述的高频开关电路的控制方法，其特征在于， 所述用于选择时钟的脉冲信号的激活期间长于从所述用于选择时钟的脉冲信号被激活起到所述降压单元生成所述规定的负电压的时间。
全文摘要
本发明的目的在于提供不仅在接收时能够降低消耗功率，在发送时也能够降低消耗功率的高频开关电路及其控制方法。本发明的高频开关电路包括脉冲生成单元(120)、时钟选择单元(130)、降压单元(140)以及开关单元(150)。脉冲生成单元(120)用于生成具有规定的激活期间的用于选择时钟的脉冲信号。时钟选择单元(130)在用于选择时钟的脉冲信号为激活状态时，选择参考时钟信号，并在用于选择时钟信号的脉冲信号不是激活状态时，选择频率低于参考时钟信号的低速时钟信号。降压单元(140)以对应于时钟选择单元(130)所选择的时钟信号的频率的速度将负电荷积存于电容器，生成规定的负电压。
文档编号H03K17/26GK103219973SQ201210018170
公开日2013年7月24日 申请日期2012年1月19日 优先权日2012年1月19日
发明者乙部英一郎 申请人:三星电机株式会社