专利名称：省电的运算放大器输出级的增强回转率系统的制作方法
技术领域：
本发明关于运算放大器的技术领域，尤指一种省电的运算放大器输出级的增强回转率系统。
背景技术：
已知的运算放大器为了达到高回转率(Slew Rate)的需求，其改善方法包括增加差动输入对(Differential Input Pair)的电流或减少补偿电容(CompensationCapacitance),然而，前者增加了静态电流消耗(Steady Current Consumption),而后者则牺牲了运算放大器的稳定度。图I为已知增强回转率技术 的电路图，其使用推挽式(Push-pull)输出级输出来增强回转率，也就是增加额外的电路来达成此目的。然而图I的电路在静态时，电晶体MP及丽会有静态电流，造成电流消耗。同时，推挽式(Push-pull)输出级中只有电晶体MP提供电流至负载输出端110，或是电晶体MN由该负载输出端110吸入电流，其增强回转率仍有限。图2为另一已知增强回转率技术的电路图。当VIN大于VOUT时，VA、VB为低电位，电晶体MP#1、MP#2导通，电晶体MP#1供电电流至负载输出端110，因MP#2导通，VC为低电位，所以电晶体MP#3导通，电晶体MP#3供电电流至负载输出端110。因为VB为低电位，所以电晶体MN#1、MN#2关闭，故VD为低电位，所以电晶体MN#3关闭。当VIN小于VOUT时，VA、VB为高电位，电晶体MN#1、MN#2导通，电晶体MN#1由该负载输出端110吸入电流，因MN#2导通，VD为高电位，所以电晶体MN#3导通，电晶体MN#3由该负载输出端110吸入电流。因为VB为高电位，所以电晶体MP#1、MP#2关闭，故VC为高电位，所以电晶体MP#3关闭。图2电路中，可藉由电晶体1^#1、1^#3、11爾1^爾3分别提供电流至该负载输出端110、或由该负载输出端110吸入电流，故其回转率较图I电路的回转率好。然而，在静态时，电晶体MP#2及MN#2仍有静态电流消耗。因此，已知增强回转率的技术仍有改善的空间。
发明内容
本发明的目的主要是提供一省电的运算放大器输出级的增强回转率系统，以增加回转率(slew rate),同时可减少电流消耗。依据本发明之一特色，本发明提出一种省电的运算放大器输出级的增强回转率系统，包含一运算放大器，具有一非反相输入端、一反相输入端、一第一输出端，以及一第二输出端，该非反相输入端接收一输入讯号，该反相输入端连接至一负载输出端，以接收一负载输出讯号，其中，该运算放大器根据该输入讯号及该负载输出讯号，用以在第一输出端产生一第一控制信号，在第二输出端产生第二控制信号；一第一级放大电路，连接至该第一输出端、该第二输出端，以及该负载输出端，其中，该第一级放大电路依照该第一控制讯号提供电流至该负载输出端，依照该第二控制讯号由该负载输出端吸入电流；
一电流供应/电流吸入的使能电路，连接至该第一输出端以及该第二输出端，其依据该第一控制讯号及该第二控制讯号产生一电流供应讯号、一电流吸入讯号，以及一关闭讯号中的一个；以及一第二级放大电路，连接至该电流供应/电流吸入的使能电路，以及该负载输出端，其中，该第二级放大电路依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流；其中，当电流供应/电流吸入的使能电路产生该关闭讯号时，该电流供应/电流吸入的使能电路及该第二级放大电路则为关闭。依据本发明之另一特色，本发明提出一种省电的运算放大器输出级的增强回转率系统，包含一运算放大器，其具有一非反相输入端、一反相输入端、一第一输出端，以及一第二输出端，该非反相输入端接收一输入讯号，该反相输入端连接至一负载输出端，用以接收一负载输出讯号，其中，该运算放大器根据该输入讯号及该负载输出讯号，用以在第一输出端产生一第一控制信号，在第二输出端产生第二控制信号；一第一级放大电路，其连接至该第一输出端、该第二输出端以及该负载输出端，该第一级放大电路依照该第一控制讯号提供电流至该负载输出端，依照该第二控制讯号由该负载输出端吸入电流；一电流供应/电流吸入的使能电路，连接至该第一输出端，以及该第二输出端，并接收一第一使能输入信号以及一第二使能输入信号，其中，该电流供应/电流吸入的使能电路依据该第一控制讯号、 该第二控制讯号、该第一使能输入信号及该第二使能输入信号产生一电流供应讯号、一电流吸入讯号，以及一关闭讯号中的一个；以及一第二级放大电路，其连接至该电流供应/电流吸入的使能电路，以及该负载输出端，该第二级放大电路依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流；其中，当电流供应/电流吸入的使能电路产生关闭讯号时，该电流供应/电流吸入的使能电路及该第二级放大电路则为关闭。由前述说明可知，相较于已知技术，本发明技术确可增加回转率(slew rate)，同时可减少电流消耗。本发明利用一辅助电流(MPljNl)来增加Class-AB输出级(MP4、MN4)的推动和拉挽(Push/Pull)电流,该辅助电流可提高一连结到Class-AB输出级的运算放大器310的回转率。当运算放大器310其非反相输入端的电位高于或低于反相输入端，此辅助电流机制则会启动，提高运算放大器310的回转率。同时通过改良后的侦测电路(MN2、MP2、丽3、MP3)，可将侦测电路造成额外的稳态电流消除。
图I为已知增强回转率技术的电路图。图2为另一已知增强回转率技术的电路图。图3为本发明一实施例的一种省电的运算放大器输出级的增强回转率系统的电路图。图4为本发明提供电流至负载输出端的示意图。图5为本发明由负载输出端吸入电流的示意图。图6为本发明与图2已知技术电路的模拟示意图。图7为本发明另一实施例的省电的运算放大器输出级的增强回转率系统的电路图。主要元件符元说明
负载输出端110电晶体MP、丽电晶体 MP# I、MP#2、MP#3、MN# I、MN#2、MN#3省电的运算放大器输出级的增强回转率系统300运算放大器310第一级放大电路320电流供应/电流吸入的使能电路330第二级放大电路340电流供应/电流吸入的使能电路730
具体实施例方式图3为本发明一实施例的一种省电的运算放大器输出级的增强回转率系统300的电路图，该增强回转率系统300包含一运算放大器310、一第一级放大电路320、一电流供应/电流吸入的使能电路330以及一第二级放大电路340。该运算放大器310具有一非反相输入端(+)、一反相输入端(_)、一第一输出端(A)以及一第二输出端(B),该非反相输入端(+)接收一输入讯号(VIN),该反相输入端(_)连接至一负载输出端(OUT),以接收一负载输出讯号(VOUT),运算放大器310将该输入讯号(VIN)及该负载输出讯号(VOUT)的差值放大,用以在第一输出端产生一第一控制信号,在第二输出端产生第二控制信号。该第一级放大电路320连接至该第一输出端(A)、该第二输出端(B)以及该负载输出端(OUT)，该第一级放大电路320依据该第一控制讯号及该第二控制讯号用以该第一级放大电路依照该第一控制讯号提供电流至该负载输出端(0UT)，依照该第二控制讯号由该负载输出端(OUT)吸入电流。该第一级放大电路320包含一第一 PMOS电晶体(MPl)及一第一 NMOS电晶体(MNl)。该第一 PMOS电晶体(MPl)的栅极(G)连接该第一输出端(A)用以接收该第一控制讯号，其源极(S)连接至一高电位(VDD)，其漏极(D)连接至该负载输出端(OUT)。该第一 NMOS电晶体(MNl)的栅极(G)连接该第二输出端(B)用以接收该第二控制讯号，其源极(S)连接至一低电位(GND)，其漏极(D)连接至该负载输出端(OUT)。该电流供应/电流吸入的使能电路330连接至该第一输出端(A)与该第二输出端(B)，其依据该第一控制讯号及该第二控制讯号用以产生一电流供应讯号、一电流吸入讯号，以及一关闭讯号中的一个。该电流供应/电流吸入的使能电路330包含一第二 PMOS电晶体(MP2)、一第二NMOS电晶体(MN2)、一第一阻抗装置(Loadl)、一第三NMOS电晶体(MN3)、一第三PMOS电晶体(MP3)以及一第二阻抗装置(Load2)。该第二 PMOS电晶体(MP2)的栅极(G)连接该第一输出端㈧用以接收该第一控制讯号，其漏极(D)连接至该低电位(GND)。该第二 NMOS电晶体(MN2)的栅极(G)连接该高电位(VDD)，其源极⑶连接至该第二 PMOS电晶体(MP2)的源极(S)。该第一阻抗装置(Loadl)的一端连接至该第二 NMOS电晶体(MN2)的漏极(D)，另一端连接至该高电位(VDD)。
该第三NMOS电晶体(MN3)的栅极(G)连接该第二输出端(B)以接收该第二控制讯号，其漏极(D)连接至该高电位(VDD)。该第三PMOS电晶体(MP3)的栅极(G)连接至该低电位(GND)，其源极⑶连接至该第三NMOS电晶体(MN3)的源极⑶。该第二阻抗装置(Load2)的一端连接至该第三PMOS电晶体(MP3)的漏极(D)，另一端连接至该低电位(GND)。该第二级放大电路340连接至该电流供应/电流吸入的使能电路330以及该负载输出端(OUT)，该第二级放大电路340依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流。该第二级放大电路340包含一第四PMOS电晶体(MP4)及一第四NMOS电晶体(MN4)。 该第四PMOS电晶体(MP4)的栅极(G)连接该第二 NMOS电晶体(MN2)的漏极⑶，其源极(S)连接至该高电位(VDD)，其漏极(D)连接至该负载输出端(OUT)。该第四NMOS电晶体(MN4)的栅极(G)连接该第三PMOS电晶体(MP3)的漏极⑶，其源极(S)连接至该低电位(GND)，其漏极(D)连接至该负载输出端(OUT)。该第一阻抗装置(Loadl)及该第二阻抗装置(Load2)为电阻。在其他实施例中，该第一阻抗装置(Loadl)及该第二阻抗装置(Load2)也可以为电流源，以提供高阻抗。其中，该输入讯号(VIN)等于该负载输出讯号(VOUT)时,该电流供应/电流吸入的使能电路330产生该关闭讯号，进而使该电流供应/电流吸入的使能电路330及该第二级放大电路340则关闭其电路。当该输入讯号(VIN)等于该负载输出讯号(VOUT)时，该第二 PMOS电晶体(MP2)、该第二 NMOS电晶体(MN2)、该第三NMOS电晶体(MN3)、该第三PMOS电晶体(MP3)、该第四PMOS电晶体(MP4)以及第四NMOS电晶体(MN4)为关闭。更进一步说明，当该输入讯号(VIN)等于该负载输出讯号(VOUT)时，第一输出端⑷的电压(VA)为VDD-1VTHP I，其中，VTHP为PMOS电晶体的临阈电压(thresholdvoltage)，亦即第一 PMOS电晶体(MPl)关闭，而端点X的电压为VDD-VTHN,其中VTHN为NMOS电晶体的临阈电压(threshold voltage)，由于VTHP与VTHN大小相近，因此该第二PMOS电晶体(MP2)的VGS的电压约为0，该第二 PMOS电晶体(MP2)为关闭，由于没有电流路径，该第二 NMOS电晶体(MN2)亦为关闭。当中，端点U的电压接近VDD，故该第四PMOS电晶体(MP4)亦为关闭。当该输入讯号(VIN)等于该负载输出讯号(VOUT)时,第二输出端⑶的电压(VB)为VTHN，故第一 NMOS电晶体(MNl)为关闭，而端点Y的电压为VTHP，由于VTHP与VTHN大小相近，因此该第三NMOS电晶体(MN3)的VGS的电压约为0，故该第三NMOS电晶体(MN3)为关闭，由于没有电流路径，该第三PMOS电晶体(MP3)也为关闭。当中，端点W的电压接近GND，故该第四NMOS电晶体(MN4)亦为关闭。更进一步说明，当该输入讯号(VIN)等于该负载输出讯号(VOUT)时，该电流供应/电流吸入的使能电路330产生的该关闭讯号表示该第二NMOS电晶体(MN2)的漏极(D)的电压接近VDD、且该第三PMOS电晶体(MP3)的漏极(D)的电压接近GND。此时，该电流供应/电流吸入的使能电路330依据该第一控制讯号(VA = VDD-1VTHP I)及该第二控制讯号(VB=VTHN)，进而产生该关闭讯号。该输入讯号(VIN)大于该负载输出讯号(VOUT)时,该第一级放大电路320依据该第一控制讯号(VA = GND)以提供电流至该负载输出端(OUT)。其中，该电流供应/电流吸入的使能电路330产生该电流供应讯号，用以使该第二级放大电路340依据该电流供应讯号以提供电流至该负载输出端(OUT)。图4为本发明提供电流至该负载输出端(OUT)的示意图。该输入讯号(VIN)大于该负载输出讯号(VOUT)时,第一输出端(A)的电压(VA)为低电位，故该第一 PMOS电晶体(MPl)及该第二 PMOS电晶体(MP2)为导通，该第一 PMOS电晶体(MPl)提供电流至该负载输出端(OUT)。因为该第二 PMOS电晶体(MP2)导通，所以端点X的电压为低电位，因此导致该第二 NMOS电晶体(MN2)也导通。当中，端点U的电压接近低电位，故该第四PMOS电晶体(MP4)亦为导通，并提供电流至该负载输出端(OUT)。
更进一步说明，当该输入讯号(VIN)大于该负载输出讯号(VOUT)时,第二输出端(B)的电压(VB)为低电位，故第一 NMOS电晶体(MNl)及该第三NMOS电晶体(MN3)为关闭。由于没有电流路径，该第三PMOS电晶体(MP3)为关闭。端点W的电压接近GND，故该第四NMOS电晶体(MN4)亦为关闭。亦即，当该输入讯号(VIN)大于该负载输出讯号(VOUT)时,该电流供应/电流吸入的使能电路330产生该电流供应讯号表示该第二 NMOS电晶体(MN2)的漏极(D)的电压接近GND、且该第三PMOS电晶体(MP3)的漏极(D)的电压接近GND。此时，该电流供应/电流吸入的使能电路330依据该第一控制讯号(VA = GND)及该第二控制讯号(VB = GND)，进而产生该电流供应讯号。当该输入讯号(VIN)小于该负载输出讯号(VOUT)时,该第一级放大电路320依据该第二控制讯号(VB = VDD)进而由该负载输出端(OUT)吸入电流。其中，该电流供应/电流吸入的使能电路330产生该电流吸入讯号，进而使该第二级放大电路340依据该电流吸入讯号，而由该负载输出端(OUT)吸入电流。图5为本发明由该负载输出端(OUT)吸入电流的不意图。更进一步说明，该输入讯号(VIN)小于该负载输出讯号(VOUT)时,第二输出端(B)的电压(VB)为高电位，故该第一 NMOS电晶体(MNl)及该第三NMOS电晶体(MN3)导通，该第一 NMOS电晶体(MNl)由该负载输出端(OUT)吸入电流。因为该第三NMOS电晶体(MN3)导通，所以端点Y的电压为高电位，因此导致该第三PMOS电晶体(MP3)也导通。端点W的电压接近高电位，故该第四NMOS电晶体(MN4)亦导通，并由该负载输出端(OUT)吸入电流。当该输入讯号(VIN)小于该负载输出讯号(VOUT)时,第一输出端(A)的电压(VA)为高电位，故第一 PMOS电晶体(MPl)及该第二 PMOS电晶体(MP2)为关闭。由于没有电流路径，该第二 NMOS电晶体(MN2)为关闭。端点U的电压接近VDD，故该第四PMOS电晶体(MP4)亦为关闭。亦即，当该输入讯号(VIN)大于该负载输出讯号(VOUT)时,该电流供应/电流吸入的使能电路330产生该电流吸入讯号表示该第二 NMOS电晶体(MN2)的漏极(D)之电压接近VDD、且该第三PMOS电晶体(MP3)的漏极(D)之电压接近VDD。此时，该电流供应/电流吸入的使能电路330依据该第一控制讯号(VA = VDD)及该第二控制讯号(VB = VDD)，进而产生该电流供应讯号。
图6为本发明与图2已知技术电路的模拟示意图。由图6显示，已知技术电路的静态电流(static current)为 2. 55uA，而本发明的静态电流(static current)为 2. 05uA，
255-2 05
因此本发明技术可增强回转率并降低19·6%( 2 55 x丨⑷。的电流消耗。本发明可将
静态电流由2. 55uA降低至2. 05uA，其中所减少的O. 5uA电流，是当该输入讯号(VIN)等于该负载输出讯号(VOUT)时，该第二 PMOS电晶体(MP2)、该第二 NMOS电晶体(MN2)、该第三NMOS电晶体(MN3)、该第三PMOS电晶体(MP3)、该第四PMOS电晶体(MP4)以及第四NMOS电晶体(MN4)被关闭时所省下的电流。图7为本发明一另实施例的省电的运算放大器输出级的增强回转率系统700的电路图。该增强回转率系统700包含一运算放大器310、一第一级放大电路320、一电流供应/电流吸入的使能电路730以及一第二级放大电路340。
·
该运算放大器310具有一非反相输入端(+)、一反相输入端(_)、一第一输出端(A)以及一第二输出端(B),该非反相输入端(+)接收一输入讯号(VIN),该反相输入端(_)连接至一负载输出端(0UT)，用以接收一负载输出讯号(VOUT)，运算放大器310用以将该输入讯号(VIN)及该负载输出讯号(VOUT)之差值放大,进而在该在第一输出端(A)产生一第一控制信号，在第二输出端(B)产生第二控制信号。该第一级放大电路320连接至该第一输出端(A)、该第二输出端(B)以及该负载输出端(0UT)，该第一级放大电路320依照该第一控制讯号提供电流至该负载输出端(0UT)，依照该第二控制讯号由该负载输出端(OUT)。该第一级放大电路320包含一第一 PMOS电晶体(MPl)及一第一 NMOS电晶体(MNl)，其中，该第一 PMOS电晶体(MPl)的栅极(G)连接该第一输出端(A)用以接收该第一控制讯号，其源极(S)连接至一高电位(VDD)，以及其漏极(D)连接至该负载输出端(OUT)。该第一 NMOS电晶体(MNl)的栅极(G)连接该第二输出端(B)用以接收该第二控制讯号，其源极(S)连接至一低电位(GND)，以及其漏极(D)连接至该负载输出端(OUT)。该电流供应/电流吸入的使能电路730连接至该第一输出端(A)以及该第二输出端(B),并接收一第一使能输入信号(EN)以及一第二使能输入信号(EB),该电流供应/电流吸入的使能电路730依据该第一控制讯号、该第二控制讯号、该第一使能输入信号(EN)及该第二使能输入信号(EB)用以产生一电流供应讯号、一电流吸入讯号，以及一关闭讯号中的一个。该电流供应/电流吸入的使能电路730包含一第二 PMOS电晶体(MP2)、一第二NMOS电晶体(MN2)、一第一阻抗装置(Loadl)、一第三NMOS电晶体(MN3)、一第三PMOS电晶体(MP3)以及一第二阻抗装置(Load2)。该第二 PMOS电晶体(MP2)的栅极连接该第一输出端(A)以接收该第一控制讯号。该第二 NMOS电晶体(MN2)的栅极(G)接收该第一使能输入信号(EN)，其源极(S)连接至该低电位(GND)，以及其漏极⑶连接至该第二 PMOS电晶体(MP2)的漏极(D)。该第一阻抗装置(Loadl)的一端连接至该第二 PMOS电晶体(MP2)的源极(S)，以及其另一端连接至该高电位(VDD)。该第三NMOS电晶体(MN3)的栅极(G)连接该第二输出端(B)用以接收该第二控制讯号。
该第三PMOS电晶体(MP3)的栅极(G)接收该第二使能输入信号(EB)，其源极(S)连接至该高电位(VDD)，以及其漏极(D)连接至该第三NMOS电晶体(MN3)的漏极(D)。该第二阻抗装置(Load2)的一端连接至该第三NMOS电晶体(MN3)的源极(S)，以及其另一端连接至该低电位(GND)。该第二级放大电路340连接至该电流供应/电流吸入的使能电路730以及该负载输出端(OUT)，该第二级放大电路340依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流。该第二级放大电路340包含一第四PMOS电晶体(MP4)及一第四NMOS电晶体(MN4)。该第四PMOS电晶体(MP4)的栅极(G)连接该第二 PMOS电晶体(MP2)的源极⑶，其源极(S)连接至该高电位(VDD)，以及其漏极(D)连接至该负载输出端(OUT)。 该第四NMOS电晶体(MN4)的栅极(G)连接该第三NMOS电晶体(MN3)的源极⑶，其源极(S)连接至该低电位(GND)，以及其漏极(D)连接至该负载输出端(OUT)。在一稳态中，该输入讯号等于该负载输出讯号时，该电流供应/电流吸入的使能电路730产生该关闭讯号。其中，当电流供应/电流吸入的使能电路730产生关闭讯号时，该电流供应/电流吸入的使能电路730及该第二级放大电路340则为关闭。当中，该第一阻抗装置(Loadl)及该第二阻抗装置(Load2)为电阻。在其他实施例中，该第一阻抗装置(Loadl)及该第二阻抗装置(Load2)亦可为电流源，以作为高阻抗之用。当没有该第一使能输入信号(EN)及该第二使能输入信号(EB)时，该第二 NMOS电晶体(MN2)、该第三PMOS电晶体(MP3)、该第四PMOS电晶体(MP4)以及第四NMOS电晶体(MN4)为关闭。该增强回转率系统700的运作原理为熟习该技术者基于图3、图4、图5的描述可轻易了解，在此不再赘述。由前述说明可知，相较于已知技术，本发明技术确可增加回转率(slew rate)，同时可减少电流消耗。本发明利用一辅助电流(MPljNl)来增加Class-AB输出级(MP4、MN4)的推动和拉挽(Push/Pull)电流,该辅助电流可提高一连结到Class-AB输出级的运算放大器310的回转率。当运算放大器310其非反相输入端的电位高于或低于反相输入端，此辅助电流机制则会启动，提高运算放大器310的回转率。同时通过改良后的侦测电路(MN2、MP2、丽3、MP3)，可将侦测电路造成额外的稳态电流消除。由上述可知，本发明无论就目的、手段及功效，在在均显示其迥异于习知技术的特征，极具实用价值。惟应注意的是，上述诸多实施例仅系为了便于说明而举例而已，本发明所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。
权利要求
1.一种省电的运算放大器输出级的增强回转率系统，包含 一运算放大器，具有一非反相输入端、一反相输入端、一第一输出端，以及ー第二输出端，该非反相输入端接收ー输入讯号，该反相输入端连接至一负载输出端，以接收一负载输出讯号，其中，该运算放大器根据该输入讯号及该负载输出讯号，用以在第一输出端产生ー第一控制信号，在第二输出端产生第二控制信号； 一第一级放大电路，连接至该第ー输出端、该第二输出端，以及该负载输出端，其中，该第一级放大电路依照该第一控制讯号提供电流至该负载输出端，依照该第二控制讯号由该负载输出端吸入电流； ー电流供应/电流吸入的使能电路，连接至该第一输出端以及该第二输出端，其依据该第一控制讯号及该第二控制讯号产生ー电流供应讯号、ー电流吸入讯号，以及ー关闭讯号中的ー个；以及 一第二级放大电路，连接至该电流供应/电流吸入的使能电路，以及该负载输出端，其中，该第二级放大电路依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流； 其中，当电流供应/电流吸入的使能电路产生该关闭讯号时，该电流供应/电流吸入的使能电路及该第二级放大电路则为关闭。
2.如权利要求I所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号等于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该关闭讯号。
3.如权利要求I所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号大于该负载输出讯号时，在输入讯号大于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该电流供应讯号。
4.如权利要求I所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号小于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该电流吸入讯号。
5.如权利要求I所述的省电的运算放大器输出级的增强回转率系统，其中，该第一级放大电路包含 一第一 PMOS电晶体，其栅极连接该第一输出端以接收该第一控制讯号，其源极连接至一高电位，以及其漏极连接至该负载输出端；以及 一第一 NMOS电晶体，其栅极连接该第二输出端以接收该第二控制讯号，其源极连接至ー低电位，以及其漏极连接至该负载输出端。
6.如权利要求5所述的省电的运算放大器输出级的增强回转率系统，其中，该电流供应/电流吸入的使能电路包含 一第二 PMOS电晶体，其栅极连接该第一输出端以接收该第一控制讯号，以及其漏极连接至该低电位； 一第二NMOS电晶体，其栅极连接该高电位，以及其源极连接至该第二PMOS电晶体的源极； 一第一阻抗装置，具有一第一端连接至该第二 NMOS电晶体的漏扱，以及ー第二端连接至该高电位； 一第三NMOS电晶体，其栅极连接该第二输出端以接收该第二控制讯号，以及其漏极连接至该高电位；一第三PMOS电晶体，其栅极连接至该低电位，以及其源极连接至该第三NMOS电晶体的源扱；以及 一第二阻抗装置，具有一第三端连接至该第三PMOS电晶体的漏扱，以及ー第四端连接至该低电位。
7.如权利要求6所述的省电的运算放大器输出级的增强回转率系统，其中，该第二级放大电路包含 一第四PMOS电晶体，其栅极连接该第二 NMOS电晶体的漏极，其源极连接至该高电位，以及其漏极连接至该负载输出端；以及 一第四NMOS电晶体，其栅极连接该第三PMOS电晶体的漏极，其源极连接至该低电位，以及其漏极连接至该负载输出端。
8.如权利要求6所述的省电的运算放大器输出级的增强回转率系统，其中，该第一阻抗装置及该第二阻抗装置为电阻。
9.如权利要求6所述的省电的运算放大器输出级的增强回转率系统，其中，该第一阻抗装置及该第二阻抗装置为电流源，用以提供高阻杭。
10.如权利要求7所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号等于该负载输出讯号时，该第二 PMOS电晶体、该第二 NMOS电晶体、该第三NMOS电晶体、该第三PMOS电晶体、该第四PMOS电晶体，以及第四NMOS电晶体为关闭。
11.一种省电的运算放大器输出级的增强回转率系统，包含 一运算放大器，其具有一非反相输入端、一反相输入端、一第一输出端，以及ー第二输出端，该非反相输入端接收ー输入讯号，该反相输入端连接至一负载输出端，用以接收ー负载输出讯号，其中，该运算放大器根据该输入讯号及该负载输出讯号，用以在第一输出端产生一第一控制信号，在第二输出端产生第二控制信号； 一第一级放大电路，其连接至该第一输出端、该第二输出端以及该负载输出端，该第一级放大电路依照该第一控制讯号提供电流至该负载输出端，依照该第二控制讯号由该负载输出端吸入电流； ー电流供应/电流吸入的使能电路，连接至该第一输出端，以及该第二输出端，并接收一第一使能输入信号以及ー第二使能输入信号，其中，该电流供应/电流吸入的使能电路依据该第一控制讯号、该第二控制讯号、该第一使能输入信号及该第二使能输入信号产生ー电流供应讯号、ー电流吸入讯号，以及ー关闭讯号中的一个；以及 一第二级放大电路，其连接至该电流供应/电流吸入的使能电路，以及该负载输出端，该第二级放大电路依据该电流供应讯号提供电流至该负载输出端，或者依据该电流吸入讯号由该负载输出端吸入电流； 其中，当电流供应/电流吸入的使能电路产生关闭讯号时，该电流供应/电流吸入的使能电路及该第二级放大电路则为关闭。
12.如权利要求11所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号等于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该关闭讯号。
13.如权利要求11所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号大于该负载输出讯号时，在输入讯号大于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该电流供应讯号。
14.如权利要求11所述的省电的运算放大器输出级的增强回转率系统，其中，当该输入讯号小于该负载输出讯号时，该电流供应/电流吸入的使能电路产生该电流吸入讯号。
15.如权利要求11所述的省电的运算放大器输出级的增强回转率系统，其中，该第一级放大电路包含 一第一 PMOS电晶体，其栅极连接该第一输出端以接收该第一控制讯号，其源极连接至一高电位，以及其漏极连接至该负载输出端；以及 一第一 NMOS电晶体，其栅极连接该第二输出端以接收该第二控制讯号，其源极连接至ー低电位，以及其漏极连接至该负载输出端。
16.如权利要求15所述的省电的运算放大器输出级的增强回转率系统，其中，该电流供应/电流吸入的使能电路包含 一第二 PMOS电晶体,其栅极连接该第一输出端以接收该第一控制讯号； 一第二 NMOS电晶体，其栅极接收该第一使能输入信号，其源极连接至该低电位，以及其漏极连接至该第二 PMOS电晶体的漏极； 一第一阻抗装置，具有一第一端连接至该第二 PMOS电晶体的源扱，以及ー第二端连接至该高电位； 一第三NMOS电晶体，其栅极连接该第二输出端以接收该第二控制讯号； 一第三PMOS电晶体，其栅极接收该第二使能输入信号，其源极连接至该高电位，其漏极连接至该第三NMOS电晶体的漏极；以及 一第二阻抗装置，具有一第三端连接至该第三NMOS电晶体的源扱，以及ー第四端连接至该低电位。
17.如权利要求16所述的省电的运算放大器输出级的增强回转率系统，其中，该第二级放大电路包含 一第四PMOS电晶体，其栅极连接该第二 PMOS电晶体的源极，其源极连接至该高电位，以及其漏极连接至该负载输出端；以及 一第四NMOS电晶体，其栅极连接该第三NMOS电晶体的源极，其源极连接至该低电位，以及其漏极连接至该负载输出端。
18.如权利要求17所述的省电的运算放大器输出级的增强回转率系统，其中，该第一阻抗装置及该第二阻抗装置为电阻。
19.如权利要求17所述的省电的运算放大器输出级的增强回转率系统，其中，该第一阻抗装置及该第二阻抗装置为电流源，用以提供高阻杭。
全文摘要
本发明提供一种省电的运算放大器输出级的增强回转率系统。当一输入讯号大于一负载输出讯号时，一电流供应/电流吸入的使能电路产生一电流供应讯号，进而使一第二级放大电路提供电流至一负载输出端。当该输入讯号小于该负载输出讯号时，电流供应/电流吸入的使能电路产生一电流吸入讯号，进而使该第二级放大电路由该负载输出端吸入电流。当一输入讯号等于一负载输出讯号时，该电流供应/电流吸入的使能电路产生一关闭讯号，进而使该电流供应/电流吸入的使能电路及该第二级放大电路关闭其电路。
文档编号H03F3/45GK102820861SQ201210300500
公开日2012年12月12日 申请日期2012年8月22日 优先权日2012年8月22日
发明者陈冠翰, 黄健群, 郑彦诚 申请人:旭曜科技股份有限公司