专利名称：电平生成电路的制作方法
技术领域：
本实用新型涉及一种电平生成电路。
背景技术：
在数字电路中，出发电路动作的一般是高低电平或脉冲电压。在某些精度要求较高的电路中，电平的稳定性对电路性能要求影响较大。现有技术生成的电平一般稳定性较差，满足不了精度和稳定度的要求。
实用新型内容本实用新型的发明目的在于针对上述存在的问题，提供一种电平生成电路。·[0004]本实用新型采用的技术方案是这样的一种电平生成电路，包括差动放大电路和输出级。所述差动放大电路包括P型第一 MOS管、第二 MOS管，N型第四MOS管、第五MOS管、第六MOS管；所述输出级包括P型第三MOS管，N型第七MOS管、第八MOS管、第九MOS管。所述差动放大器的第一 MOS管的漏极、源极和栅极分别连接到第四MOS管的漏极、递升电压VPP以及第二 MOS管的栅极和第一 MOS管的漏极；第二 MOS管的漏极、源极和栅极分别连接到第五MOS管的漏极、递升电压VPP和第一 MOS管的栅极；第四MOS管的漏极、源极和栅极分别连接到第一 MOS管的漏极、第六MOS管的漏极以及第八MOS管的源极和第九MOS管的漏极；第五MOS管的漏极、源极和栅极分别连接到第二 MOS管的漏极、第六MOS管的漏极和偏移电压；第六MOS管的漏极、源极和栅极分别连接到第四MOS管和第五MOS管(M5)的源极、内电源电压以及偏压。所述输出级的第三MOS管的漏极、源极和栅极分别连接到第七MOS管的漏极、外电源电压VDD和第二 MOS管的漏极；第七MOS管的漏极、源极和栅极分别连接到第三MOS管的漏极、第八MOS管的漏极和第七MOS管的漏极；第八MOS管的漏极、源极和栅极分别连接到第七MOS管的源极、第九MOS管的漏极和第八MOS管的漏极；第九MOS管的漏极、源极和栅极分别连接到第八MOS管的源极、内电源电压和偏压；电平输出连接第三MOS管的漏极、第七MOS管的漏极和栅极。作为优选，在上述的电平生成电路中还包括一电平输出电容，该负载电容桥接与电平输出和地之间。具体的，该电平输出电容可以为一 N型第十MOS管，该第十MOS管的源极和漏极并联接地，栅极连接电平输出。上述的电平生成电路中，第一 MOS管Ml与第二 MOS管M2的参数相同，第四MOS管M4与第五MOS管M5的参数相同，第七MOS管M7与第八MOS管M8的参数相同。综上所述，由于采用了上述技术方案，本实用新型的有益效果是该专用的电平生成电路能够生成精度较高也较稳定的电平。
[0010]图I是本实用新型电平生成电路的电路原理图。
具体实施方式
以下结合附图，对本实用新型作详细的说明。为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。如图I所示，是本实用新型一种电平 生成电路的电路原理图。本实用新型的电路包括差动放大电路和输出级。所述差动放大电路包括P型第一 MOS管Ml、第二 MOS管M2，N型第四MOS管M4、第五MOS管M5、第六MOS管M6 ;所述输出级包括P型第三MOS管M3，N型第七MOS管M7、第八MOS管M8、第九MOS管M9。差动放大器的第一 MOS管Ml的漏极、源极和栅极分别连接到第四MOS管M4的漏极、递升电压VPP以及第二 MOS管M2的栅极和第一 MOS管Ml的漏极；第二 MOS管M2的漏极、源极和栅极分别连接到第五MOS管M5的漏极、递升电压VPP和第一 MOS管Ml的栅极；第四MOS管M4的漏极、源极和栅极分别连接到第一 MOS管Ml的漏极、第六MOS管M6的漏极以及第八MOS管M8的源极和第九MOS管M9的漏极；第五MOS管M5的漏极、源极和栅极分别连接到第二 MOS管Ml的漏极、第六MOS管M6的漏极和偏移电压Voffset ;第六MOS管M6的漏极、源极和栅极分别连接到第四MOS管M4和第五MOS管M5的源极、内电源电压VBB以及偏压Bias。所述输出级的第三MOS管M3的漏极、源极和栅极分别连接到第七MOS管M7的漏极、外电源电压VDD和第二 MOS管M2的漏极；第七MOS管M7的漏极、源极和栅极分别连接至IJ第三MOS管M3的漏极、第八MOS管M8的漏极和第七MOS管M7的漏极；第八MOS管M8的漏极、源极和栅极分别连接到第七MOS管M7的源极、第九MOS管M9的漏极和第八MOS管M8的漏极；第九MOS管M9的漏极、源极和栅极分别连接到第八MOS管M8的源极、内电源电压VBB和偏压Bias ；电平输出VHL连接第三MOS管M3的漏极、第七MOS管M7的漏极和栅极。其中，所述电路还包括一电平输出电容，该负载电容桥接与电平输出VHL和地GND之间。所述电平输出电容为一 N型第十MOS管M10，该第十MOS管MlO的源极和漏极并联接地GND，栅极连接电平输出VHL。在上述的电路中，所述第一 MOS管Ml与第二 MOS管M2的参数相同，第四MOS管M4与第五MOS管M5的参数相同，第七MOS管M7与第八MOS管M8的参数相同。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种电平生成电路，包括差动放大电路和输出级，其特征在于所述差动放大电路包括P型第一 MOS管(Ml)、第二 MOS管(M2)，N型第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6);所述输出级包括P型第三MOS管(M3)，N型第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)； 差动放大器的第一 MOS管(Ml)的漏极、源极和栅极分别连接到第四MOS管(M4)的漏极、递升电压(VPP)以及第二 MOS管(M2)的栅极和第一 MOS管(Ml)的漏极；第二 MOS管(M2)的漏极、源极和栅极分别连接到第五MOS管(M5)的漏极、递升电压(VPP)和第一 MOS管(Ml)的栅极；第四MOS管(M4)的漏极、源极和栅极分别连接到第一 MOS管(Ml)的漏极、第六MOS管(M6)的漏极以及第八MOS管(M8)的源极和第九MOS管(M9)的漏极；第五MOS管(M5)的漏极、源极和栅极分别连接到第二 MOS管(M2)的漏极、第六MOS管(M6)的漏极和偏移电压(Vof f set);第六MOS管(M6 )的漏极、源极和栅极分别连接到第四MOS管(M4 )和第五MOS管(M5)的源极、内电源电压(VBB)以及偏压(Bias)； 所述输出级的第三MOS管(M3)的漏极、源极和栅极分别连接到第七MOS管(M7)的漏极、外电源电压(VDD)和第二 MOS管(M2)的漏极；第七MOS管(M7)的漏极、源极和栅极分别连接到第三MOS管(M3)的漏极、第八MOS管(M8)的漏极和第七MOS管(M7)的漏极；第八MOS管(M8)的漏极、源极和栅极分别连接到第七MOS管(M7)的源极、第九MOS管(M9)的漏极和第八MOS管(M8)的漏极；第九MOS管(M9)的漏极、源极和栅极分别连接到第八MOS管(M8)的源极、内电源电压(VBB)和偏压(Bias);电平输出(VHL)连接第三MOS管(M3)的漏极、第七MOS管(M7)的漏极和栅极。
2.根据权利要求I所述的电平生成电路，其特征在于，还包括一电平输出电容，该负载电容桥接于电平输出(VHL)和地(GND)之间。
3.根据权利要求2所述的电平生成电路，其特征在于，所述电平输出电容为一N型第十MOS管(M10)，该第十MOS管(MlO)的源极和漏极并联接地(GND)，栅极连接电平输出(VHL)。
4.根据权利要求I所述的电平生成电路，其特征在于，第一MOS管(Ml)与第二 MOS管(M2)的参数相同，第四MOS管(M4)与第五MOS管(M5)的参数相同，第七MOS管(M7)与第八MOS管(M8)的参数相同。
专利摘要本实用新型公开了一种电平生成电路。该电路包括差动放大电路和输出级；所述差动放大电路包括P型第一MOS管、第二MOS管，N型第四MOS管、第五MOS管、第六MOS管；所述输出级包括P型第三MOS管，N型第七MOS管、第八MOS管、第九MOS管。该专用的电平生成电路能够生成精度较高也较稳定的电平。
文档编号H03K19/0185GK202798653SQ201220465589
公开日2013年3月13日 申请日期2012年9月13日 优先权日2012年9月13日
发明者桑园 申请人:郑州单点科技软件有限公司