可编程逻辑装置制造方法

可编程逻辑装置制造方法
【专利摘要】本发明一个目的是提供一种即使在没有电源电位的供给的情况下也可以保持配置数据，并且电源提供后的逻辑块的启动时间短，并可以低耗电量驱动的可编程逻辑装置。可编程开关的存储部中的晶体管包括能够充分减小晶体管的关态电流的材料，如宽带隙半导体的氧化物半导体材料。当使用能够充分减小晶体管的关态电流的半导体材料，即使在没有电源电位的供给的情况下也可以保持配置数据。
【专利说明】可编程逻辑装置
【技术领域】
[0001]本发明涉及一种可编程逻辑装置和包含该可编逻辑装置的半导体装置。另外，本发明涉及一种包含该半导体装置的电子设备。
【背景技术】
[0002]通常，以集成电路(1C)、大规模集成电路(LSI)为代表的半导体集成电路在制造时电路结构已被固定，而不能在制造后对其电路结构进行改变。相对于此，被称为可编程逻辑装置(PLD:Programmable Logic Device)的半导体集成电路具有以各由多个逻辑电路构成的单位逻辑块通过布线相互电连接的结构。在可编程逻辑装置中，可以利用电信号控制各逻辑块的电路结构。
[0003]因此，可编程逻辑装置的设置即使在制造后也可以进行变更。因此，通过使用可编程逻辑装置可以大幅度地缩减半导体集成电路设计、开发所耗费的时间及成本。
[0004]可编程逻辑装置包括复杂PLD (CPLD)、现场可编程门阵列(FPGA =FieldProgrammable Gate Array)。无论哪一种可编程逻辑装置，都是利用可编程开关来控制各逻辑块的电路结构，该可编程开关位于逻辑块中并根据储存在存储部的数据(配置数据)进行开关的切换。换言之，数据被编程到各可编程开关中，由此可以改变可编程逻辑装置的电路结构。
[0005]易失性存储器如静态随机存取存储器(Static Random Access Memory:SRAM)主要使用于该存储部。此外，如专利文献I所示那样，如闪存等的包括浮动栅极晶体管的非易失性存储器有时包含在该存储部中。
[0006][参考文献]
[专利文献]
[专利文献I]日本专利申请公开第2004-15060号公报。

【发明内容】

[0007]近年，降低电子设备的耗电量成为重要课题，并且对用于电子设备的半导体集成电路的耗电量降低的需求也日益增高。为了降低耗电量，已提出了一种驱动方法，其中，暂时停止对半导体装置整体或其一部分的电源电位的供给，并且在需要的时候仅对需要的电路块供给电源电位(这种方法以下称为常关闭(normally-off )驱动方法)。
[0008]但是，在可编程开关的存储部中包含易失性存储器的可编程逻辑装置中，当电源电位的供给停止时，储存在存储部中的配置数据消失。因此，在可编程开关的存储部中包含易失性存储器的可编程逻辑装置中，每进行一次电源的供给就需要对该易失性存储器写入配置数据。因此，从供给电源到逻辑块的启动，有很长的延迟时间。也就是说，在可编程开关的存储部中包含易失性存储器的可编程逻辑装置中，很难采用暂时停止电源电位的供给的常关闭驱动方法。
[0009]当将浮动栅极晶体管用于可编程逻辑装置的可编程开关的存储部中以使存储部成为非易失性时，通过常关闭驱动方法，即使暂时停止电源电位的供给也可以保持配置数据。但是，由于在进行数据的写入时对浮动栅极注入电子，因此需要高电位；由此，存在进行写入时需要较长时间的问题。另外，还存在因该写入时所产生的隧道电流，浮动栅极的栅极绝缘层发生劣化的问题。
[0010]鉴于上述问题，本发明的目的是提供一种即使在没有供给电源电位的情况下也可以保持配置数据，且供给电源后逻辑块的启动时间短，并能够进行低耗电量工作的可编程逻辑装置。
[0011]在所公开的发明的一个方式中，可编程开关的存储部中的晶体管包含能够充分减小晶体管的关态电流(off-state current)的材料,例如宽带隙半导体的氧化物半导体材料。当使用能够充分减小晶体管的关态电流的半导体材料时，即使在没有供给电源电位的情况下也可以保持配置数据。下面说明本说明书中公开的可编程逻辑装置的具体结构。
[0012]所公开的发明的一个方式是一种可编程逻辑装置，该可编程逻辑装置包括通过多个布线电连接的多个逻辑块。多个逻辑块的每一个包括多个逻辑电路、以及至少一个可编程开关，该可编程开关与多个逻辑电路中的两个电连接并且根据所储存的数据选择且输出上述两个逻辑电路的输出中的一个。可编程开关包括第一晶体管、第二晶体管及第三晶体管。第一晶体管的源电极和漏电极的一方与多个逻辑电路的一个输出端子电连接，第一晶体管的源电极和漏电极的另一方与该可编程开关的输出端子电连接。第二晶体管的源电极和漏电极的一方与多个逻辑电路的另一输出端子电连接，第二晶体管的源电极和漏电极的另一方与该可编程开关的输出端子电连接。第三晶体管的源电极和漏电极的一方与第一晶体管及第二晶体管的栅电极电连接。第三晶体管包括氧化物半导体层。从第三晶体管的源电极和漏电极的另一方输入的电位保持于第一晶体管及第二晶体管的栅电极。
[0013]在上述结构中，第一晶体管和第二晶体管可以具有不同的导电型。另外，第一晶体管和第二晶体管可以具有相同的导电型，并且，反相器可以电连接于第三晶体管的源电极和漏电极的一方与第二晶体管的栅电极之间。可编程逻辑装置还可以包括第四晶体管和第五晶体管。第四晶体管的源电极和漏电极的一方与第一晶体管的源电极和漏电极的一方电连接，第四晶体管的源电极和漏电极的另一方与第一晶体管的源电极和漏电极的另一方电连接，第四晶体管的栅电极与第二晶体管的栅电极电连接。第五晶体管的源电极和漏电极的一方与第二晶体管的源电极和漏电极的一方电连接，第五晶体管的源电极和漏电极的另一方与第二晶体管的源电极和漏电极的另一方电连接，第五晶体管的栅电极与第一晶体管的栅电极电连接。第四晶体管和第一晶体管可以具有不同的导电型，并且，第五晶体管和第二晶体管可以具有不同的导电型。
[0014]另外，在上述结构中，优选的是，第一晶体管及第二晶体管都使用单晶硅形成。此夕卜，也优选的是，第三晶体管隔着绝缘膜层叠在第一晶体管及第二晶体管上，并且第三晶体管的至少一部分与第一晶体管或第二晶体管的至少一部分重叠。
[0015]此外，在上述结构中，优选的是，包括一个端子与第三晶体管的源电极和漏电极的一方电连接的电容器。
[0016]所公开的发明的另一个方式是一种可编程逻辑装置，该可编程逻辑装置包括通过多个布线电连接的多个逻辑块。多个逻辑块的每一个包括多个逻辑电路以及至少一个可编程开关，该可编程开关与多个逻辑电路中的两个电连接并且根据所储存的数据选择且输出上述两个逻辑电路的输出中的一个。可编程开关包括第一晶体管、第二晶体管、第三晶体管及第四晶体管。第一晶体管的源电极和漏电极的一方与多个逻辑电路的一个输出端子电连接，第一晶体管的源电极和漏电极的另一方与该可编程开关的输出端子电连接；第二晶体管的源电极和漏电极的一方与多个逻辑电路的另一输出端子电连接，第二晶体管的源电极和漏电极的另一方与该可编程开关的输出端子电连接；第三晶体管的源电极和漏电极的一方与第一晶体管的栅电极电连接；第四晶体管的源电极和漏电极的一方与第二晶体管的栅电极电连接，第四晶体管的栅电极与第三晶体管的栅电极电连接。第三晶体管及第四晶体管都包括氧化物半导体层。从第三晶体管的源电极和漏电极的另一方输入的第一电位保持于第一晶体管的栅电极。从第四晶体管的源电极和漏电极的另一方输入的第二电位保持于第二晶体管的栅电极。该第二电位的极性与第一电位的极性相反。
[0017]在上述结构中，优选的是，第一晶体管与第二晶体管具有相同的导电型。该可编程逻辑装置还可以包括第五晶体管及第六晶体管。第五晶体管的源电极和漏电极的一方与第一晶体管的源电极和漏电极的一方电连接，第五晶体管的源电极和漏电极的另一方与第一晶体管的源电极和漏电极的另一方电连接，第五晶体管的栅电极与第二晶体管的栅电极电连接。第六晶体管的源电极和漏电极的一方与第二晶体管的源电极和漏电极的一方电连接，第六晶体管的源电极和漏电极的另一方与第二晶体管的源电极和漏电极的另一方电连接，第六晶体管的栅电极与第一晶体管的栅电极电连接。第五晶体管和第一晶体管可以具有不同的导电型，并且第六晶体管和第二晶体管具有不同的导电型。
[0018]在上述结构中，优选的是，包括一个端子与第三晶体管或第四晶体管的源电极和漏电极的一方电连接的电容器。
[0019]可编程开关的存储部中的晶体管包括能够充分减小晶体管的关态电流的如氧化物半导体等的宽带隙半导体，由此，即使在没有供给电源电位的情况下也可以保持配置数据。通过上述结构，可以省略供给电源后的配置数据的写入，从而可以缩短逻辑块的启动时间。由此，通过对可编程逻辑装置使用常关闭驱动方法可以实现耗电量的降低。
【专利附图】

【附图说明】
[0020]在附图中:
图1A至IC是根据本发明的一个方式的可编程逻辑装置的电路图；
图2A和2B是根据本发明的一个方式的可编程逻辑装置的一部分的电路图；
图3A至3D是根据本发明的一个方式的可编程逻辑装置的一部分的电路图；
图4A至4C是根据本发明的一个方式的可编程逻辑装置的一部分的电路图；
图5A至5C是根据本发明的一个方式的可编程逻辑装置的一部分的电路图；
图6A至6D示出可编程逻辑装置的制造工序；
图7A和7B示出可编程逻辑装置的制造工序；
图8A至SC示出可编程逻辑装置的制造工序；
图9A和9B示出可编程逻辑装置的制造工序；
图10是便携式电子设备的框图；
图11是电子书阅读器的框图；
图12A至12E都示出根据本发明的一个方式的氧化物材料的结构；图13A至13C示出根据本发明的一个方式的氧化物材料的结构；
图14A至14C示出根据本发明的一个方式的氧化物材料的结构；
图15是示出通过计算获得的迁移率的栅极电压依赖性的图；
图16A至16C都是示出通过计算获得的漏极电流及迁移率的栅极电压依赖性的图；
图17A至17C都是示出通过计算获得的漏极电流及迁移率的栅极电压依赖性的图；
图18A至18C都是示出通过计算获得的漏极电流及迁移率的栅极电压依赖性的图；
图19A和19B示出用于计算的晶体管的截面结构；
图20A至20C是包括氧化物半导体膜的晶体管特性的图；
图21示出样品A及样品B的XRD谱； 图22示出晶体管的关态电流与测量时的衬底温度之间的关系；
图23是示出Iis及场效应迁移率的Vgs依赖性的图；
图24A示出衬底温度与阈值电压之间的关系，图24B示出衬底温度与电场效应迁移率之间的关系；
图25A和25B示出用于测定的晶体管的截面结构；
图26A和26B都是示出可编程逻辑装置的结构的一部分的平面图；
图27是示出根据本发明的一个方式的可编程逻辑装置的电路图；
图28A和28B都示出氧化物材料的结构。
【具体实施方式】
[0021]下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不限于以下的说明，所属【技术领域】的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种形式。因此，本发明不应该被解释为仅限定于以下所示的实施方式的记载内容中。
[0022]注意，例如，在使用极性不同的晶体管或电路工作中的电流方向发生变化等情况下，“源极”及“漏极”的功能有时可以调换。因此，在本说明书中，术语“源极”和“漏极”可以互相调换。
[0023]术语“电连接”包括构成要素之间通过“具有某种电作用的元件”连接的情况。对“具有某种电作用的元件”只要能够通过该元件进行连接构成要素间的电信号的授受，就没有特别的限制。“具有某种电作用的元件”的例子不仅是电极和布线，而且是开关元件如晶体管等、电阻器、电感器、电容器、具有各种功能的元件。
[0024]即便在电路图中示出独立的构成要素彼此电连接的情况下，实际上也存在一个导电膜具有多个构成要素的功能的情况，例如布线的一部分还用作电极。在本说明书中的“电连接”的范畴内还包括这种一个导电膜具有多个构成要素的功能的情况。
[0025]术语“上”和“下”不局限于构成要素之间的位置关系为“直接在……上”和“直接在……下”。例如，“栅极绝缘层上的栅电极”的表现可意味着栅极绝缘层与栅电极之间存在有其他构成要素的情况。
[0026]为了容易理解，有时附图等中所示的各构成的位置、大小、范围等不表示实际上的位置、大小、范围等。因此，所公开的发明不一定局限于附图等中所公开的位置、大小、范围
坐寸ο[0027]“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附记的。
[0028]实施方式I
在本实施方式中，将参照图1A至1C、图2A和2B、图3A至3D、图4A至4C及图5A至5C对根据所公开的发明的一个方式的可编程逻辑装置的电路结构进行说明。
[0029]图1A示出根据所公开的发明的一个方式的可编程逻辑装置的结构。该可编程逻辑装置包括通过多个布线11电连接的多个逻辑块10。例如，如图1A所示，逻辑块10以矩阵状设置，并且在逻辑块10之间的行方向和列方向上延伸设置布线11。另外，在行方向布线11与列方向布线11的交叉部分设置有切换各布线11的连接的开关矩阵12。另外，逻辑块10不需要一定以矩阵状空开一定间隔地设置。例如，逻辑块10可以在行方向或列方向上相邻地设置，并且布线11可以仅在行方向或列方向上延伸地设置。矩阵12没有必要一定设置，可以根据需要适当地设置。逻辑块10的数目、布线11的数目及开关矩阵12的数目可以适当地设定，而不限于图1A所示的数目。
[0030]可编程逻辑装置还可以包括乘法器(muitiplier)、只读存储器(Random AccessMemory:RAM)块、锁相环(Phase Locked Loop:PLL)块、或输入 / 输出(InPut/OutPut:1/0)元件。乘法器具有高速地进行多个数据的乘法运算的功能。RAM块具有作为存储器能够储存任意的数据的功能。PLL块具有对可编程逻辑装置中的电路提供时钟信号的功能。1/0元件具有控制可编程逻辑装置与外部电路之间的信号的授受。
[0031]逻辑块10包括多个逻辑电路以及至少一个可编程开关，该可编程开关与该多个逻辑电路中的两个逻辑电路电连接并根据所储存的数据(以下也称为配置数据)选择且输出该两个逻辑电路的输出的一个。逻辑电路通过可编程开关电连接，由此通过切换该可编程开关能够选择多个逻辑电路中所希望的逻辑电路进行连接；由此，可以形成具有所希望逻辑功能的逻辑电路。注意，在本说明书中，有时将包括至少两个逻辑电路和至少一个可编程开关的单元称为逻辑单元。换言之，逻辑块10包括至少一个逻辑单元。除了上述逻辑单元之外，逻辑块10可以包括时序电路诸如触发器、计数电路；例如，可以设置移位寄存器。
[0032]图1B示出在逻辑块10中的逻辑单元20，该逻辑单元20包括多个输入端子IN、输出端子OUT、逻辑电路22a、逻辑电路22b以及可编程开关30，该可编程开关30具有存储部32及开关部34。
[0033]可编程开关30根据储存于存储部32的配置数据对开关部34进行控制，并且选择且输出逻辑电路22a的输出或逻辑电路22b的输出。逻辑电路22a及逻辑电路22b与多个输入端子IN电连接。开关部34的第一端子与逻辑电路22a的输出端子电连接，开关部34的第二端子与逻辑电路22b的输出端子电连接，开关部34的第三端子与输出端子OUT电连接。存储部32与对存储部输入要储存的配置数据的电位的数据线D电连接，且与输入控制对存储部写入配置数据的信号的字线W电连接。并且，存储部32在储存配置数据的节点与开关部34电连接。
[0034]任何逻辑电路可以用于逻辑电路22a及逻辑电路22b。例如，可以使用逻辑门，也可以使用组合了逻辑门的组合逻辑电路。与逻辑电路22a及逻辑电路22b电连接的多个输入端子IN可以电连接于图1A的布线11、包含在逻辑块10的其他的逻辑电路、或包含在逻辑块10的其他可编程开关。与开关部34的第三端子电连接的输出端子OUT可以电连接于图1A所示的布线11、包含于逻辑块10的其他的逻辑电路、或包含于逻辑块10的其他可编程开关。
[0035]在此，参照图2A对包括逻辑门的逻辑单元的例子进行说明。图2A中的逻辑单元20a包括第一输入端子INl、第二输入端子IN 2、输出端子0UT、NAND电路22c、N0R电路22d以及具有存储部32a及开关部34a的可编程开关30a。第一输入端子INl、NAND电路22c的一个输入端子、NOR电路22d的一个输入端子彼此电连接。第二输入端子IN 2、NAND电路22c的另一个输入端子、NOR电路22d的另一个输入端子彼此电连接。开关部34a的第一端子与NAND电路22c的输出端子电连接。开关部34a的第二端子与NOR电路22d的输出端子电连接。开关部34a的第三端子与输出端子OUT电连接。数据线D及字线W与存储部32a电连接。存储部32a与开关部34a在储存配置数据的节点处彼此电连接。
[0036]表1是当对第一输入端子IN1、第二输入端子IN 2及数据线D输入Low (低)电平电位(对应于数字数据的“O”)或High (高)电平电位(对应于数字数据的“I”)并且各电位分别被存储部32a保持时的逻辑单元20a的真值表。注意，当Low电平电位(O)保持在存储部32a时，开关部34a使NAND电路22c的输出端子与输出端子OUT电连接，当High电平电位(I)保持在存储部32a时，开关部34a使NOR电路22d的输出端子与输出端子OUT电连接。
[0037]表1
【权利要求】
1.一种包括多个以矩阵状配置的逻辑单元的可编程逻辑装置，各逻辑单元包括: 包括第一输入端子、第二输入端子及输出端子的可编程开关，该可编程开关配置成使所述输出端子与所述第一输入端子和所述第二输入端子中的一方电连接， 其中所述可编程开关能够在没有电源电位供给到所述可编程开关的情况下保持配置。
2.根据权利要求1所述的可编程逻辑装置，所述可编程开关包括: 包括第一源电极、第一漏电极及第一栅电极的第一晶体管，其中所述第一源电极和所述第一漏电极中的一方与所述第一输入端子电连接，并且所述第一源电极和所述第一漏电极中的另一方与所述输出端子电连接； 包括第二源电极、第二漏电极及第二栅电极的第二晶体管，其中所述第二源电极和所述第二漏电极中的一方与所述第二输入端子电连接，并且所述第二源电极和所述第二漏电极中的另一方与所述输出端子电连接；以及 包括第三源电极、第三漏电极及第三栅电极的第三晶体管，其中所述第三源电极和所述第三漏电极中的一方与所述第一栅电极和所述第二栅电极电连接， 其中所述第三晶体管包括与所述第三栅电极重叠的氧化物半导体层。
3.一种半导体装置，包括； 包括第一源电极、第一漏电极及第一栅电极的第一晶体管； 包括第二源电极、第二`漏电极及第二栅电极的第二晶体管，其中所述第二源电极和所述第二漏电极中的一方与所述第一源电极和所述第一漏电极中的一方电连接；以及 包括第三源电极、第三漏电极及第三栅电极的第三晶体管，其中所述第三源电极和所述第三漏电极中的一方与所述第一栅电极和所述第二栅电极电连接， 其中所述第三晶体管包括与所述第三栅电极重叠的氧化物半导体层。
4.根据权利要求3所述的半导体装置，其中所述第一晶体管的导电型与所述第二晶体管的导电型互不相同。
5.根据权利要求3所述的半导体装置，还包括与所述第一栅电极和所述第二栅电极电连接的电容。
6.根据权利要求3所述的半导体装置，还包括: 夹在所述第三晶体管与所述第一晶体管及所述第二晶体管的每一个之间的绝缘膜，其中所述第三晶体管形成在所述第一晶体管和所述第二晶体管上。
7.根据权利要求3所述的半导体装置，其中所述氧化物半导体层包括c轴取向结晶氧化物半导体膜。
8.根据权利要求3所述的半导体装置，还包括: 与所述第一源电极和所述第一漏电极中的另一方电连接的第一逻辑电路；以及 与所述第二源电极和所述第二漏电极中的另一方电连接的第二逻辑电路。
9.一种包括根据权利要求3所述的半导体装置的可编程逻辑装置。
10.一种包括根据权利要求3所述的半导体装置的电子设备。
11.一种半导体装置，包括: 具有一种导电型的第一晶体管，该第一晶体管包括第一源电极、第一漏电极及第一栅电极； 具有所述一种导电型的第二晶体管，该第二晶体管包括第二源电极、第二漏电极及第二栅电极，其中所述第二源电极和所述第二漏电极中的一方与所述第一源电极和所述第一漏电极中的一方电连接； 包括第三源电极、第三漏电极及第三栅电极的第三晶体管，其中所述第三源电极和所述第三漏电极中的一方与所述第一栅电极电连接；以及 反相器，通过该反相器所述第三源电极和所述第三漏电极中的所述一方与所述第二源电极和所述第二漏电极中的另一方电连接， 其中所述第三晶体管包括与所述第三栅电极重叠的氧化物半导体层。
12.根据权利要求11所述的半导体装置，还包括: 具有另一种导电型的第四晶体管，该第四晶体管包括第四源电极、第四漏电极及第四栅电极，其中所述第四源电极和所述第四漏电极中的一方与所述第一源电极和所述第一漏电极中的一方电连接，并且所述第四源电极和所述第四漏电极中的另一方与所述第一源电极和所述第一漏电极中的另一方电连接；以及 具有所述另一种导电型的第五晶体管，该第五晶体管包括第五源电极、第五漏电极及第五栅电极，其中所述第五源电极和所述第五漏电极中的一方与所述第二源电极和所述第二漏电极中的一方电连接，并且所述第五源电极和所述第五漏电极中的另一方与所述第二源电极和所述第二漏电极中的另一方电连接， 其中所述第四栅电极与所述第二栅电极电连接， 并且所述第五栅电极与所述第一栅电极电连接。
13.根据权利要求11所述的半导体装置，还包括与所述第一栅电极和所述第二栅电极电连接的电容。
14.根据权利要求11所述的半导体装置，还包括: 夹在所述第三晶体管与所述第一晶体管及所述第二晶体管的每一个之间的绝缘膜，其中所述第三晶体管形成在所述第一晶体管和所述第二晶体管上。
15.根据权利要求11所述的半导体装置，其中所述氧化物半导体层包括c轴取向结晶氧化物半导体膜。
16.根据权利要求11所述的半导体装置，还包括: 与所述第一源电极和所述第一漏电极中的另一方电连接的第一逻辑电路；以及 与所述第二源电极和所述第二漏电极中的另一方电连接的第二逻辑电路。
17.—种包括根据权利要求11所述的半导体装置的可编程逻辑装置。
18.—种包括根据权利要求11所述的半导体装置的电子设备。
19.一种半导体装置，包括； 具有一种导电型的第一晶体管，该第一晶体管包括第一源电极、第一漏电极及第一栅电极； 具有所述一种导电型的第二晶体管，该第二晶体管包括第二源电极、第二漏电极及第二栅电极，其中所述第二源电极和所述第二漏电极中的一方与所述第一源电极和所述第一漏电极中的一方电连接； 包括第三源电极、第三漏电极及第三栅电极的第三晶体管，其中所述第三源电极和所述第三漏电极中的一方与所述第一栅电极电连接；以及 包括第四源电极、第四漏电极及第四栅电极的第四晶体管，其中所述第四源电极和所述第四漏电极中的一方与所述第二栅电极电连接， 其中所述第三栅电极和所述第四栅电极电连接， 所述第三晶体管包括与所述第三栅电极重叠的第一氧化物半导体层， 并且所述第四晶体管包括与所述第四栅电极重叠的第二氧化物半导体层。
20.根据权利要求19所述的半导体装置，还包括: 具有第一导电型的第五晶体管，该第五晶体管包括第五源电极、第五漏电极及第五栅电极，其中所述第五源电极和所述第五漏电极中的一方与所述第一源电极和所述第一漏电极中的一方电连接，并且所述第五源电极和所述第五漏电极中的另一方与所述第一源电极和所述第一漏电极中的另一方电连接；以及 具有所述第一导电型的第六晶体管，该第六晶体管包括第六源电极、第六漏电极及第六栅电极，其中所述第六源电极和所述第六漏电极中的一方与所述第二源电极和所述第二漏电极中的一方电连接，并且所述第六源电极和所述第六漏电极中的另一方与所述第二源电极和所述第二漏电极中的另一方电连接， 其中所述第一晶体管和所述第二晶体管具有与所述第一导电型不同的第二导电型， 所述第五栅电极与所述第二栅电极电连接， 并且所述第六栅电极与所述第一栅电极电连接。
21.根据权利要求19所述的半导体装置，还包括与所述第一栅电极和所述第二栅电极之一电连接的电容。
22.根据权利要`求19所述的半导体装置，还包括: 夹在所述第三晶体管与所述第一晶体管和所述第二晶体管的每一个之间以及夹在所述第四晶体管与所述第一晶体管和所述第二晶体管的每一个之间的绝缘膜，其中所述第三晶体管和所述第四晶体管形成在所述第一晶体管和所述第二晶体管上。
23.根据权利要求19所述的半导体装置，其中所述第一氧化物半导体层包括第一c轴取向结晶氧化物半导体膜，以及所述第二氧化物半导体层包括第二 c轴取向结晶氧化物半导体膜。
24.根据权利要求19所述的半导体装置，还包括: 与所述第一源电极和所述第一漏电极中的另一方电连接的第一逻辑电路；以及 与所述第二源电极和所述第二漏电极中的另一方电连接的第二逻辑电路。
25.—种包括根据权利要求19所述的半导体装置的可编程逻辑装置。
26.—种包括根据权利要求19所述的半导体装置的电子设备。
【文档编号】H03K19/173GK103534950SQ201280023593
【公开日】2014年1月22日 申请日期:2012年5月2日 优先权日:2011年5月16日
【发明者】西岛辰司, 米田诚一 申请人:株式会社半导体能源研究所