专利名称：一种降低lvds驱动器输出驱动模块的输入负载的电路结构的制作方法
技术领域：
本发明涉及由CMOS晶体管构成的低电压差分信号(Low-Voltage DifferentialSignaling, LVDS)驱动技术领域，特指一种可有效降低LVDS驱动器输出驱动模块的输入负载的电路结构。
背景技术：
随着集成电路，微电子技术的飞速发展和广泛应用，传输接口技术已经成为集成电路领域的研究热点之一，LVDS传输技术作为一种具有诸多优势的接口技术，逐渐成为人们研究的热点之一。如图1所示，LVDS发送器一般分为预驱动模块(Pre-Driver，PD)和输出驱动模块(Output-Driver, 0D)。预驱动模块的作用为增加信号的驱动能力，使其足够驱动输出驱动模块的输入负载。整个驱动器的电流消耗为Illrver = IPD+10D (I)Ipd为预驱动模块的电流，Iffll为输出驱动模块的电流。根据Ppd = Cin,0DV2DDf (2)预驱动模块的功耗大小取决于输出驱动模块的总输入负载Cin, 0D,电源电压Vdd以及数据的翻转速率f。本发明是为有效降低输出驱动模块的总输入负载Cin, m，进而有效降低预驱动模块的功耗。
发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的是提供一种可有效降低LVDS驱动器输出驱动模块的输入负载的电路结构，降低预驱动模块的功耗。(二)技术方案为达到上述目的，本发明提供了一种降低LVDS驱动器输出驱动模块的输入负载的电路结构，该电路结构包括十二个CMOS晶体管，分别为第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a、第4bCM0S晶体管M4b、第5CM0S晶体管M5、第6CM0S晶体管M6、第7CM0S晶体管M7和第8CM0S晶体管M8，其中:第8CM0S晶体管M8与第5CM0S晶体管M5构成控制单元，第6CM0S晶体管M6与第7CM0S晶体管M7构成镜像电流源，第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a与第4bCM0S晶体管M4b构成电流开关单元；第IaCMOS晶体管Mla与第4aCM0S晶体管M4a的栅极相连并接到输入端Vinp，第2aCM0S晶体管M2a与第3aCM0S晶体管M3a的栅极相连并连接到输入端Vinn，第IbCMOS晶体管Mlb的栅极与第3bCM0S晶体管M3b的栅极相连并连接到输出端Voutp，第2bCM0S晶体管M2b的栅极与第4bCM0S晶体管M4b的栅极相连并连接到输出端Voutn，第8CM0S晶体管M8、第5CM0S晶体管M5的栅极连接共模反馈电路的输出端Vcmfb来控制电流信号的大小，其中输入端Vinn和输入端Vinp为LVDS预驱动模块的输入，输出端Voutp和输出端Voutn为LVDS驱动器输出驱动模块的输出。上述方案中，所述第IaCMOS晶体管Mia、第2aCM0S晶体管M2a、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。上述方案中，所述第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IaCMOS晶体管Mia、第2aCM0S晶体管M2a、第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。(三)有益效果与现有结构相比，本发明的优点在于:通过简单的结构，在仅仅增加四个CMOS晶体管Mlb、M2b、M3b、M4b基础上，新结构可以有效降低整体LVDS驱动器的功耗。具体实现原理为:本结构通过增加CMOS晶体管Mlb、M2b、M3b、M4b而实现对原电路晶体管Mia、M2a、M3a、M4a的分流。故可以有效减小CMOS晶体管Mla、M2a、M3a、M4a的尺寸。因为CMOS晶体管Mla、M2a、M3a、M4a的尺寸决定了输出驱动模块的输入负载，故本发明有效的降低了输出驱动模块的负载。仿真显示可以降低输出驱动模块50%的输入负载，进而降低了对前级预驱动模块驱动能力的要求，减小了整个驱动电路的功耗和设计难度。
图1为LVDS驱动器的模块化结构图；图2为传统LVDS驱动器输出驱动模块的电路结构图；图3为本发明中低输入负载LVDS驱动器输出驱动模块的电路结构图；图4为图3所示电路结构的一种衍生结构的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。如图2所示，此电路为传统LVDS驱动器的输出驱动模块。其由CMOS晶体管M8和CMOS晶体管M5组成的共模反馈控制单元，由CMOS晶体管M7和CMOS晶体管M6组成的镜像电流源。晶体管Ml、M2、M3、M4组成电流开关电路，控制电流以不同方向流过负载电阻，进而在输出端Voutp和Voutn产生差分输出信号。由于LVDS国际标准规定在输出电阻上流过3.5mA电流，所以电流开关CMOS晶体管Ml、M2、M3、M4的尺寸会较大以流过3.5mA的电流。同时，晶体管M1、M2、M3、M4为LVDS驱动器预驱动模块的输出负载，其较大的尺寸会明显增大预驱动模块的负载和功耗。为解决上述技术问题，本发明在不增加任何额外功耗基础上，仅仅在传统电路基础上增加四个CMOS晶体管Mlb、M2b、M3b、M4b，便可以有效降低输出驱动模块的输入负载。如图3所示，本发明提供的这种降低LVDS驱动器输出驱动模块的输入负载的电路结构，包括十二个CMOS晶体管，分别为第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a、第4bCM0S晶体管M4b、第5CM0S晶体管M5、第6CM0S晶体管M6、第7CM0S晶体管M7和第8CM0S晶体管M8。其中:第8CM0S晶体管M8与第5CM0S晶体管M5构成控制单元，第6CM0S晶体管M6与第7CM0S晶体管M7构成镜像电流源，第IaCMOS晶体管Mia、第IbCMOS晶体管Mlb、第2aCM0S晶体管M2a、第2bCM0S晶体管M2b、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a与第4bCM0S晶体管M4b构成电流开关单元。第IaCMOS晶体管Mla与第4aCM0S晶体管M4a的栅极相连并接到输入端Vinp，第2aCM0S晶体管M2a与第3aCM0S晶体管M3a的栅极相连并连接到输入端Vinn，第IbCMOS晶体管Mlb的栅极与第3bCM0S晶体管M3b的栅极相连并连接到输出端Voutp，第2bCM0S晶体管M2b的栅极与第4bCM0S晶体管M4b的栅极相连并连接到输出端Voutn，第8CM0S晶体管M8、第5CM0S晶体管M5的栅极连接共模反馈电路的输出端Vcmfb来控制电流信号的大小，其中输入端Vinn和输入端Vinp为LVDS预驱动模块的输入，输出端Voutp和输出端Voutn为LVDS驱动器输出驱动模块的输出。所述第IaCMOS晶体管Mia、第2aCM0S晶体管M2a、第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。在图3中，MXa和MXb(X为1,2,3,4)共同组成开关管。例如，Mia, Mlb组成的开关管对共同流过3.5mA电流。其中Mla由Vinp控制,Mlb由Voutp控制。仿真显示Voutp,Voutn可以有效的打开和关断开关管MXb (X为1，2，3，4)。此时便可以分别调节Mla，Mlb的尺寸，让其共同流过3.5mA电流。由于Mla上的分流的电流只是3.5mA电流的一部分,所以可以减小MlA的尺寸。又因为只有Mla构成前级预驱动模块的负载，而Mlb由输出Voutp来控制，不会对前级预驱动电路产生负载的影响。通过适当调节Mla和Mlb的尺寸比例可以合理调节前级驱动模块的负载。比如，可以通过增大Mlb的尺寸，使其流过更多的电流，这样MlA的上流过的电流就可以相应的减少，故MlA的尺寸也可以相应的减少，于是相应的前级预驱动电路的负载电容也就相应减少了。当然Mlb尺寸不可以太大，那样会显著增大整个驱动器的输出负载(Voutp和Voutn的负载)。但由于整个驱动器的输出负载(即传输线上的负载等)本身较大，所以适当的Mlb尺寸不会对输出负载产生较大影响。仿真显示，在不影响整个驱动器的性能的前提下，本电路结构可有效减少40%到60%的前级预驱动电路的输出负载。图4为图3所示电路结构的一种衍生结构。如图4所示，图3中的晶体管Mla和M2a可同时更改为P型晶体管，即所述第3aCM0S晶体管M3a、第3bCM0S晶体管M3b、第4aCM0S晶体管M4a和第4bCM0S晶体管M4b为N型CMOS晶体管，所述第IaCMOS晶体管Mla、第2aCM0S晶体管M2a、第IbCMOS晶体管Mlb和第2bCM0S晶体管M2b为P型CMOS晶体管。Mla、M3a的栅极相连共同连接到输入端口 Vinp，M2a、M4a的栅极相连共同连接到输入端口 Vinn。此时额外增加四个CMOS晶体管Mlb、M2b、M3b、M4b后，晶体管Mlb和M3b的栅极共同连接在输出端Voutp，晶体管M2b和M4b的栅极共同连接在输出端Voutn。工作原理和上一种结构相同。仿真检测其在不影响电路性能的条件下对于前级预驱动模块的负载可以有效降低40 %到 60%。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种降低LVDS驱动器输出驱动模块的输入负载的电路结构，其特征在于，该电路结构包括十二个CMOS晶体管，分别为第IaCMOS晶体管(Mla)、第IbCMOS晶体管(Mlb)、第2aCM0S晶体管(M2a)、第2bCM0S晶体管(M2b)、第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第 4aCM0S 晶体管(M4a)、第 4bCM0S 晶体管(M4b)、第 5CM0S 晶体管(M5)、第 6CM0S 晶体管(M6)、第7CM0S晶体管(M7)和第8CM0S晶体管(M8)，其中: 第8CM0S晶体管(M8)与第5CM0S晶体管(M5)构成控制单元，第6CM0S晶体管(M6)与第7CM0S晶体管(M7)构成镜像电流源，第IaCMOS晶体管(Mla)、第IbCMOS晶体管(Mlb)、第2aCM0S晶体管(M2a)、第2bCM0S晶体管(M2b)、第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第4aCM0S晶体管(M4a)与第4bCM0S晶体管(M4b)构成电流开关单元； 第IaCMOS晶体管(Mla)与第4aCM0S晶体管(M4a)的栅极相连并接到输入端Vinp，第2aCM0S晶体管(M2a)与第3aCM0S晶体管(M3a)的栅极相连并连接到输入端Vinn，第IbCMOS晶体管(Mlb)的栅极与第3bCM0S晶体管(M3b)的栅极相连并连接到输出端Voutp，第2bCM0S晶体管(M2b)的栅极与第4bCM0S晶体管(M4b)的栅极相连并连接到输出端Voutn，第8CM0S晶体管(M8)、第5CM0S晶体管(M5)的栅极连接共模反馈电路的输出端Vcmfb来控制电流信号的大小，其中输入端Vinn和输入端Vinp为LVDS预驱动模块的输入,输出端Voutp和输出端Voutn为LVDS驱动器输出驱动模块的输出。
2.根据权利要求1所述的降低LVDS驱动器输出驱动模块的输入负载的电路结构，其特征在于，所述第IaCMOS晶体管(Mla)、第2aCM0S晶体管(M2a)、第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第4aCM0S晶体管(M4a)和第4bCM0S晶体管(M4b)为N型CMOS晶体管，所述第IbCMOS晶体管(Mlb)和第2bCM0S晶体管(M2b)为P型CMOS晶体管。
3.根据权利要求1所述的降低LVDS驱动器输出驱动模块的输入负载的电路结构，其特征在于，所述第3aCM0S晶体管(M3a)、第3bCM0S晶体管(M3b)、第4aCM0S晶体管(M4a)和第4bCM0S晶体管(M4b)为N型CMOS晶体管，所述第IaCMOS晶体管(Mla)、第2aCM0S晶体管(M2a)、第IbCMOS晶体管(Mlb)和第2bCM0S晶体管(M2b)为P型CMOS晶体管。
全文摘要
本发明公开了一种降低LVDS驱动器输出驱动模块的输入负载的电路结构。其中Vinn和Vinp为LVDS驱动器预驱动模块的输出，用来控制LVDS驱动器输出驱动模块的四个开关MOS管。与常规LVDS驱动器电路相比，该电路特点为通过正反馈分流机制，在不增加任何功耗的基础上，仅仅通过增加四个开关MOS管便可以有效降低LVDS驱动器输出驱动模块的输入负载电容即预驱动模块的输出负载电容，降低了LVDS驱动器预驱动部分的功耗，因而提高了整体驱动器的性能。
文档编号H03K19/094GK103166628SQ20131011420
公开日2013年6月19日 申请日期2013年4月3日 优先权日2013年4月3日
发明者赵建中, 卜山, 刘海南, 黑勇, 周玉梅 申请人:中国科学院微电子研究所