半导体器件及数据发送方法与流程

半导体器件及数据发送方法相关申请的交叉引用本申请基于并要求在2012年4月26日提交的日本专利申请No.2012-101655的优先权的权益，该专利申请的公开内容以提及的方式将全文并入本文中。技术领域本发明涉及半导体器件和数据发送方法，并且涉及例如包括绝缘耦合器的半导体器件和数据发送方法。

背景技术：
当在具有不同电源电压的多个半导体芯片之间发送和接收信号时，有必要使用绝缘耦合器在半导体芯片之间设置电绝缘，并发送和接收信号。作为绝缘耦合器，使用电容器和线圈等的直流耦合器、光耦合器等是已知的。在美国专利No.6262600、美国专利No.7075329、美国专利No.7302247以及Kaeriyama等人的（“A2.5kVisolation35kV/usCMR250Mbps0.13mA/MbpsdigitalisolatorinstandardCMOSwithanon-chipsmalltransformer（在具有片上小变压器的标准CMOS中的2.5kV隔离35V/usCMR250Mbps0.13mA/Mbps数字隔离器）”2010SymposiumonVLSICircuits，TechnicalDigestofTechnicalPapers（2010年超大集成电路研讨会，技术论文的技术摘要），2010，pp197-198）中公开了将线圈用作绝缘耦合器来发送和接收信号的半导体器件。在使用绝缘耦合器将数据信号从一个半导体芯片上的发送电路发送到另一个半导体芯片上的接收电路的情形中，根据在美国专利No.6262600中公开的技术，脉冲信号在数据信号为H（高）电平的时段内发送，而在数据信号为L（低）电平的时段内不发送。另一方面，根据在Kaeriyama等人的论文和美国专利No.7075329中公开的技术，脉冲信号由发送电路发送一次或两次，由数据信号的边沿触发。允许区分数据信号的上升沿和下降沿的脉冲信号由发送电路发送。因而，数据信号能够在接收电路中恢复。因为在Kaeriyama等人的论文和美国专利No.7075329中公开的技术仅在数据信号的边沿发送脉冲信号，所以它比在美国专利No.6262600中公开的在数据信号为高电平（Hlevel）的时段内保持输出脉冲信号因为功率消耗和辐射噪声都较低的技术具有优势。注意，这两种技术都公开于美国专利No.7302247中。

技术实现要素：
本发明人发现了以下问题。虽然仅在数据信号的边沿发送脉冲信号的技术具有上述优点，但是存在着数据信号的值由于例如噪声而反转的可能。要校正这样的错误，优选的是由发送电路响应于重发请求信号而在某一时序（例如，以规则的方式）重发数据信号的值，并由此维持数据信号的值或将其更新为正确值。但是，当数据信号的边沿和重发请求信号的边沿过于接近时，会存在数据信号在接收电路中被错误地恢复的可能。本发明的其他问题及新颖特征根据本说明书的描述和附图将变得明显。根据一种实施例，发送电路分别通过延迟数据信号和第一重发请求信号来生成延迟数据信号和第一延迟重发请求信号，并且在延迟数据信号和第一延迟重发请求信号的边沿输出脉冲信号，并在跨越延迟数据信号的边沿的规定时段内禁止在第一延迟重发请求信号的边沿输出脉冲信号。根据上述实施例，有可能防止数据信号在接收电路中被错误地恢复。附图说明上述及其他方面、优点和特征根据下面结合附图所进行的关于某些实施例的描述将变得更明显，在附图中：图1是示出根据第一实施例的半导体器件的框图；图2是示出根据第一实施例的半导体器件的一个实现实例的示意图；图3是示出根据第一实施例的发送电路TX1的一个特定电路配置实例的电路图；图4是示出根据第一实施例的发送电路TX1的一个操作实例的时序图；图5是示出根据第一实施例的接收电路RX1的一个特定电路配置实例的电路图；图6是示出根据第一实施例的接收电路RX1的一个操作实例的时序图；图7是示出根据第一实施例的一个比较实例的发送电路TX10的一个特定电路配置实例的电路图；图8是用于描述其中数据信号在接收电路中被错误地恢复的实例的时序图；图9是用于描述其中数据信号在接收电路中被错误地恢复的实例的时序图；图10是示出根据第二实施例的发送电路TX1的一个特定电路配置实例的电路图；图11是示出根据第二实施例的发送电路TX1的一个操作实例的时序图；图12是示出根据第三实施例的半导体器件2的配置的框图；图13是示出半导体器件的一个实现实例的示意图；图14是示出半导体器件的一个实现实例的示意图；图15是示出半导体器件的一个实现实例的示意图；图16是示出半导体器件的一个实现实例的示意图；图17是示出半导体器件的一个实现实例的示意图；图18是示出半导体器件的一个实现实例的示意图；图19是示出半导体器件的一个实现实例的示意图；图20是示出半导体器件的一个实现实例的示意图；图21是示出半导体器件应用于其中的反相器件的示意图；图22是示出半导体器件应用于其中的反相器件的操作时序图；图23是示出根据第二实施例的一个可替换实例的发送电路TX1的一个特定电路配置实例的电路图；图24是示出根据第二实施例的一个可替换实例的发送电路TX1的一个特定电路配置实例的电路图；图25是示出根据第二实施例的一个可替换实例的发送电路TX1的一个操作实例的时序图；以及图26是示出根据第二实施例的一个可替换实例的发送电路TX1的一个操作实例的时序图。具体实施方式本发明的特定实施例将在下文参照附图来描述。但是，本发明并不限制于以下所描述的实施例。下面的描述和附图会适当删减和简化以使解释变得清楚。（第一实施例）根据第一实施例的半导体器件将在下文参照图1来描述。图1是示出根据第一实施例的半导体器件1的框图。根据第一实施例的半导体器件1包括发送电路TX1、初级线圈L11、次级线圈L12和接收电路RX1，并由此形成隔离器。发送电路TX1被形成于半导体芯片CHP1上。注意，半导体芯片CHP1由属于第一电力供应系统的第一电源（电源电压VDD1、对地电压GND1）驱动。初级线圈L11、次级线圈L12和接收电路RX1被形成于半导体芯片CHP2上。注意，半导体芯片CHP2由属于第二电力供应系统的第二电源（电源电压VDD2、对地电压GND2）驱动，第二电力供应系统不同于第一电力供应系统。初级线圈L11和次级线圈L12形成绝缘耦合器，该绝缘耦合器通过磁场或电场使两个具有不同电源电压的半导体芯片CHP1和CHP2耦合，并且使它们电绝缘。绝缘耦合器允许数据信号从半导体芯片CHP1上的发送电路TX1传输到具有不同电源电压的半导体芯片CHP2上的接收电路RX1。半导体器件1的一个实现实例将在下文参照图2来描述。图2是示出半导体器件1的一个实现实例的示意图。注意，图2主要示出了发送电路TX1和接收电路RX1的一个实现实例，以及连接于这些电路之间的初级线圈L11和次级线圈L12。在图2所示的实现实例中，半导体芯片CHP1和CHP2二者都安装于半导体封装PKG上。半导体芯片CHP1和CHP2各自都具有焊盘Pd。半导体芯片CHP1和CHP2各自的焊盘Pd分别通过键合丝线（未示出）与贴附于半导体封装PKG的多个引线端子（外部端子）T连接。如图2所示，发送电路TX1被形成于半导体芯片CHP1上。接收电路RX1、初级线圈L11和次级线圈L12被形成于半导体芯片CHP2上。而且，与发送电路TX1的输出连接的焊盘被形成于半导体芯片CHP1上，而与初级线圈L11的两端分别连接的焊盘被形成于半导体芯片CHP2上。发送电路TX1通过那些焊盘及键合丝线BW与形成于半导体芯片CHP2上的初级线圈L11连接。注意，在图2所示的实例中，初级线圈L11和次级线圈L12分别形成于第一布线层和第二布线层内，该第一布线层和第二布线层彼此堆叠于一个半导体芯片内。回过来参照图1，对关于半导体器件1的配置实例的细节进行描述。发送电路TX1基于属于第一电力供应系统的第一电源来操作。另一方面，接收电路RX1基于属于第二电力供应系统的第二电源来操作。发送电路TX1在输入数据信号Din1和重发请求信号RT11的边沿输出发送脉冲信号P11和P12。在本实施例中，发送脉冲信号P11是用于发送高（H）电平（例如，第一电平）的脉冲信号，并且被输出到初级线圈L11的一端。另一方面，发送脉冲信号P12是用于发送低（L）电平（例如，第二电平）的脉冲信号，并且被输出到初级线圈L11的另一端。初级线圈L11和次级线圈L12将由发送电路TX1输出的发送脉冲信号P11和P12转换成接收信号VR，并且将其发送至接收电路RX1。特别地，流过初级线圈L11的电流因发送脉冲信号P11和P12的发送而改变，并且作为在次级线圈L12的两端之间的电压的接收信号VR因此而改变。接收电路RX1基于次级线圈L12的接收信号VR来恢复输入数据信号Din1，并将其作为输出数据信号Dout1来输出。在根据本实施例的半导体器件1中，发送电路TX1分别通过延迟输入数据信号Din1和重发请求信号RT11来生成延迟数据信号DD1和延迟重发请求信号DRT11（这些信号将在后面参照图3和4来描述），并且在跨越延迟数据信号DD1的边沿时的规定时段内禁止在延迟重发请求信号DRT11的边沿生成发送脉冲信号P11和P12。从而有可能防止数据信号在接收电路RX1中被错误地恢复。发送电路TX1的一个特定电路配置将在下文参照图3来描述。以下所描述的电路配置仅为示例。图3是示出根据第一实施例的发送电路TX1的一个特定电路配置实例的电路图。如图3所示，发送电路TX1包括脉冲发生电路PGC和两个与（AND）门AN1和AN2。脉冲发生电路PGC包括三个延迟电路DC11、DC12和DC21，一个异或（XOR）门XO1，两个反相器IN1和IN2，四个上升沿检测电路RED11、RED12、RED21和RED22，以及一个或（OR）门OR1。连接如下。输入数据信号Din1被输入延迟电路DC11。延迟电路DC11输出通过使输入数据信号Din1延迟延迟时间Td而生成的延迟数据信号DD1（第一延迟信号）。延迟数据信号DD1（而不是输入数据信号Din1）被发送到接收电路，并被恢复为数据信号。因而，延迟数据信号DD1被输入上升沿检测电路RED11。上升沿检测电路RED11在延迟数据信号DD1的上升沿输出边沿检测信号。此外，经由反相器IN1获得的延迟数据信号DD1的反信号被输入上升沿检测电路RED12。上升沿检测电路RED12在延迟数据信号DD1的反信号的上升沿输出边沿检测信号，该反信号的上升沿是延迟数据信号DD1的下降沿。此外，延迟数据信号DD1被输入延迟电路DC12。延迟电路DC12输出通过使延迟数据信号DD1进一步延迟延迟时间Td而生成的延迟数据信号DD2。输入数据信号Din1和延迟数据信号DD2被输入异或门XO1。异或门XO1输出指示从输入数据信号Din1的边沿到延迟数据信号DD2的边沿的时段2Td的禁止时段信号PP1。禁止时段信号PP1是用于在延迟数据信号DD1的边沿之前及之后的Td的时段（总计为2Td）内禁止延迟重发请求信号DRT11（第二延迟信号）的边沿检测的信号，该延迟重发请求信号DRT11将在后面描述。重发请求信号RT11被输入延迟电路DC21。延迟电路DC21输出通过使重发请求信号RT11延迟延迟时间Td而生成的延迟重发请求信号DRT11。延迟数据信号DD1的值在延迟重发请求信号DRT11（而不是重发请求信号RT11）的边沿重发。因而，延迟重发请求信号DRT11被输入上升沿检测电路RED21。上升沿检测电路RED21在延迟重发请求信号DRT11的上升沿输出边沿检测信号。禁止时段信号PP1同样被输入上升沿检测电路RED21。因此，当延迟重发请求信号DRT11的上升沿处于重发禁止时段（作为在延迟数据信号DD1的边沿之前和之后的Td的时段）内时，上升沿检测电路RED21不输出边沿检测信号。此外，经由反相器IN2获得的延迟重发请求信号DRT11的反信号被输入上升沿检测电路RED22。上升沿检测电路RED22在延迟重发请求信号DRT11的反信号的上升沿输出边沿检测信号，该反信号的上升沿是延迟重发请求信号DRT11的下降沿。禁止时段信号PP1同样被输入上升沿检测电路RED22。因此，当延迟重发请求信号DRT11的下降沿处于重发禁止时段（作为在延迟数据信号DD1的边沿之前和之后的Td的时段）内时，上升沿检测电路RED22同样不输出边沿检测信号。由四个上升沿检测电路RED11、RED12、RED21和RED22输出的边沿检测信号被输入或门OR1。或门OR1输出总脉冲信号P10。总脉冲信号P10被输入两个与门AN1和AN2。此外，延迟数据信号DD1被输入与门AN1。另一方面，延迟数据信号DD1的反信号被输入与门AN2。结果，与门AN1输出发送脉冲信号P11，该脉冲信号P11在总脉冲信号P10变为有效（高电平）的时候发送高电平。此外，与门AN2输出发送脉冲信号P12，该发送脉冲信号P12在总脉冲信号P10变为有效（高电平）的时候发送低电平。发送电路TX1的操作将在下文参照图4来描述。图4是示出根据第一实施例的发送电路TX1的一个操作实例的时序图。注意，图4所示的操作同样能够以在将电容器、GMR元件等用作绝缘耦合器的情形中的相同方式来实现，而不限制于将线圈用作绝缘耦合器的情形。在图4中，从上至下示出了输入数据信号Din1、延迟数据信号DD1、延迟数据信号DD2、禁止时段信号PP1、重发请求信号RT11、延迟重发请求信号DRT11、总脉冲信号P10、发送脉冲信号P11、发送脉冲信号P12和输出数据信号Dout1。示于第二行的延迟数据信号DD1是通过使示于最上一行的输入数据信号Din1延迟延迟时间Td而生成的信号。如上所述，延迟数据信号DD1被恢复为示于最下一行的输出数据信号Dout1。延迟数据信号DD2是通过使延迟数据信号DD1进一步延迟延迟时间Td而生成的信号。禁止时段信号PP1是用于在延迟数据信号DD1的边沿之前和之后的Td的时段内禁止示于第六行的延迟重发请求信号DRT11的边沿检测的时段信号。如上所述，它能够根据输入数据信号Din1和延迟数据信号DD2容易地生成。示于第六行的延迟重发请求信号DRT11是通过使示于第五行的重发请求信号RT11延迟延迟时间Td而生成的信号。如上所述，延迟数据信号DD1的值在延迟重发请求信号DRT11的边沿被重发。操作按时间序列来描述。在时间t1，延迟重发请求信号DRT11从低电平改变为高电平（该延迟重发请求信号DRT11处于上升沿），并且因此总脉冲信号P10被输出（即，总脉冲信号P10暂时从低电平改变为高电平）。此外，在时间t1，延迟数据信号DD1为低电平，并且因此发送低电平的发送脉冲信号P12被输出。结果，低电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平被保持。在时间t2，延迟数据信号DD1从低电平改变为高电平（该延迟数据信号DD1处于上升沿），并且因此总脉冲信号P10被输出。然后，发送高电平的发送脉冲信号P11被输出。结果，高电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平从低电平改变为高电平。注意，作为在时间t2之前和之后的Td的时段是重发禁止时段，该时间t2是延迟数据信号DD1的上升沿。在时间t3，延迟重发请求信号DRT11从高电平改变为低电平（该延迟重发请求信号DRT11处于下降沿）；但是，因为处于重发禁止时段内，所以不输出总脉冲信号P10（即，总脉冲信号P10保持于低电平）。在时间t4，延迟数据信号DD1从高电平改变为低电平（延迟数据信号DD1处于下降沿），并且因此总脉冲信号P10被输出。然后，发送低电平的发送脉冲信号P12被输出。结果，低电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平从高电平改变为低电平。如同关于时间t3所描述的，当延迟重发请求信号DRT11的边沿接近于延迟数据信号DD1的边沿并位于重发禁止时段内时，不输出总脉冲信号P10。这防止数据信号在接收电路RX1中被错误地恢复。接收电路RX1的一个特定电路配置将在下文参照图5来描述。以下所描述的电路配置仅为示例。图5是示出根据第一实施例的接收电路RX1的一个特定电路配置实例的电路图。如图5所示，接收电路RX1包括脉冲检测电路PDC、两个脉冲加宽电路PWC1和PWC2、时序逻辑电路SLC以及或门OR2。连接如下。根据由发送电路TX1输出的发送脉冲信号P11和P12在次级线圈L12的两端之间生成的接收信号VR被输入脉冲检测电路PDC。脉冲检测电路PDC在检测到正脉冲时输出正脉冲检测信号PPD1，并且在检测到负脉冲时输出负脉冲检测信号NPD1。特别地，当发送脉冲信号P11和P12由发送电路TX1输出时，正脉冲检测信号PPD1和负脉冲检测信号NPD1这对信号在任何情况下都输出。但是，正脉冲检测信号PPD1和负脉冲检测信号NPD1的输出顺序在发送脉冲信号P11和发送脉冲信号P12之间被反转。在本实施例中，当发送脉冲信号P11被输出时，则首先输出正脉冲检测信号PPD1，而当发送脉冲信号P12被输出时，则首先输出负脉冲检测信号NPD1。正脉冲检测信号PPD1被输入脉冲加宽电路PWC1，而负脉冲检测信号NPD1被输入脉冲加宽电路PWC2。脉冲加宽电路PWC1和PWC2分别使正脉冲检测信号PPD1和负脉冲检测信号NPD1加宽，并输出正脉冲检测信号PPD2和负脉冲检测信号NPD2。脉冲加宽电路PWC1和PWC2仅延迟正脉冲检测信号PPD1和负脉冲检测信号NPD1的下降沿，不改变它们的上升沿。因此，正脉冲检测信号PPD2的高电平时段和负脉冲检测信号NPD2的高电平时段部分重叠。正脉冲检测信号PPD2和负脉冲检测信号NPD2被输入时序逻辑电路SLC。时序逻辑电路SLC确定输入正脉冲检测信号PPD2和输入负脉冲检测信号NPD2的顺序，并输出输出数据信号Dout1。特别地，当正脉冲检测信号PPD2被首先输入时，时序逻辑电路SLC将高电平作为输出数据信号Dout1来输出。另一方面，当负脉冲检测信号NPD2被首先输入时，时序逻辑电路SLC将低电平作为输出数据信号Dout1来输出。此外，正脉冲检测信号PPD2和负脉冲检测信号NPD2被输入或门OR2。或门OR2输出脉冲检测信号PD1。脉冲检测信号PD1能够被用作用于测量自例如脉冲检测信号PD1的输出起的时间的定时器的复位信号，这将在后面的第三实施例中描述。注意，根据图5显而易见的是，或门OR2在生成输出数据信号Dout1中并不是必要的。接收电路RX1的操作将在下文参照图6来描述。图6是示出根据第一实施例的接收电路RX1的一个操作实例的时序图。在图6中，从上至下示出了由发送电路TX1输出的发送脉冲信号P11和发送脉冲信号P12、次级线圈L12的接收信号VR、正脉冲检测信号PPD1、负脉冲检测信号NPD1、正脉冲检测信号PPD2、负脉冲检测信号NPD2、输出数据信号Dout1和脉冲检测信号PD1。在示于第三行的次级线圈L12的接收信号VR中，自曲线图向上突出的正脉冲或者自曲线图向下突出的负脉冲根据示于最上一行的发送脉冲信号P11和示于第二行的发送脉冲信号P12而发生。特别地，在发送脉冲信号P11的上升沿和发送脉冲信号P12的下降沿，正脉冲发生。另一方面，在发送脉冲信号P11的下降沿和发送脉冲信号P12的上升沿，负脉冲发生。示于第四行的正脉冲检测信号PPD1在接收信号VR的正脉冲被生成的时序输出。示于第五行的负脉冲检测信号NPD1在接收信号VR的负脉冲被生成的时序输出。示于第六行的正脉冲检测信号PPD2是通过在脉冲加宽电路PWC1中延迟正脉冲检测信号PPD1的下降沿而加宽的信号。示于第七行的负脉冲检测信号NPD2是通过在脉冲加宽电路PWC2中延迟负脉冲检测信号NPD1的下降沿而加宽的信号。示于第九行的脉冲检测信号PD1是每当发送脉冲信号P11或发送脉冲信号P12被输出时都输出的信号。如上所述，它根据正脉冲检测信号PPD2和负脉冲检测信号NPD2来生成。操作按时间序列来描述。在时间t1，发送脉冲信号P11从低电平改变为高电平，并且因此正脉冲发生于接收信号VR中。因此，在时间t1，正脉冲检测信号PPD1和PPD2从低电平改变为高电平。由于正脉冲检测信号PPD2从低电平改变为高电平，因而高电平被输出为输出数据信号Dout1。在时间t2，发送脉冲信号P11从高电平改变为低电平，并且因此负脉冲发生于接收信号VR中。因此，在时间t2，负脉冲检测信号NPD1和NPD2从低电平改变为高电平。因而，在时间t2，负脉冲检测信号NPD2从低电平改变为高电平，但是正脉冲检测信号PPD2保持于高电平。因此，低电平不被输出为输出数据信号Dout1，并且高电平被保持。因而，在正脉冲检测信号PPD2为高电平的情况下，输出数据信号Dout1即使在负脉冲检测信号NPD2从低电平转变为高电平时也不改变。在时间t3，发送脉冲信号P12从低电平改变为高电平，并且因此负脉冲发生于接收信号VR中。因此，在时间t3，负脉冲检测信号NPD1和NPD2从低电平改变为高电平。由于负脉冲检测信号NPD2从低电平改变为高电平，因而低电平被输出为输出数据信号Dout1。在时间t4，发送脉冲信号P12从高电平改变为低电平，并且因此正脉冲发生于接收信号VR中。因此，在时间t4，正脉冲检测信号PPD1和PPD2从低电平改变为高电平。因而，在时间t4，正脉冲检测信号PPD2从低电平改变为高电平，但是负脉冲检测信号NPD2保持于高电平。因此，高电平不被输出为输出数据信号Dout1，并且低电平被保持。因而，在负脉冲检测信号NPD2为高电平的情况下，输出数据信号Dout1即使在正脉冲检测信号PPD2从低电平转变为高电平时也不改变。以下，根据第一实施例的一个比较实例的发送电路TX10参照图7来描述。图7是示出根据第一实施例的一个比较实例的发送电路TX10的一个特定电路配置实例的电路图。如图7所示，发送电路TX10还包括脉冲发生电路PGC以及两个与门AN1和AN2。脉冲发生电路PGC包括两个反相器IN1和IN2，四个上升沿检测电路RED11、RED12、RED21和RED22以及一个或门OR1。因而，与图3所示的根据第一实施例的发送电路TX1相比，发送电路TX10不包括三个延迟电路DC11、DC12和DC21以及一个异或门XO1。连接如下。在根据可替换实例的发送电路TX10中，输入数据信号Din1被按其原样发送至接收电路并被恢复为数据信号。因此，输入数据信号Din1被直接输入上升沿检测电路RED11。上升沿检测电路RED11在输入数据信号Din1的上升沿输出边沿检测信号。此外，经由反相器IN1获得的输入数据信号Din1的反信号被输入上升沿检测电路RED12。上升沿检测电路RED12在输入数据信号Din1的反信号的上升沿输出边沿检测信号，该反信号的上升沿是输入数据信号Din1的下降沿。重发请求信号RT11被输入上升沿检测电路RED21。上升沿检测电路RED21在重发请求信号RT11的上升沿输出边沿检测信号。此外，经由反相器IN2获得的重发请求信号RT11的反信号被输入上升沿检测电路RED22。上升沿检测电路RED22在重发请求信号RT11的反信号的上升沿输出边沿检测信号，该反信号的上升沿是重发请求信号RT11的下降沿。由四个上升沿检测电路RED11、RED12、RED21和RED22输出的边沿检测信号被输入或门OR1。或门OR1输出总脉冲信号P。总脉冲信号P被输入两个与门AN1和AN2。此外，输入数据信号Din1被输入与门AN1。另一方面，输入数据信号Din1的反信号被输入与门AN2。结果，与门AN1输出发送脉冲信号P1，该发送脉冲信号P1在总脉冲信号P变为有效（高电平）的时候发送高电平。此外，与门AN2输出发送脉冲信号P2，该发送脉冲信号P2在总脉冲信号P变为有效时发送低电平。如上所述，根据该比较实例的发送电路TX10不包括包含于根据本实施例的发送电路TX1内的延迟电路DC11、DC12和DC21及异或门XO1。因此，当输入数据信号Din1的边沿和重发请求信号RT11的边沿过于接近时，无法禁止发送脉冲信号P1和P2响应于重发请求信号RT11而发生。因而存在数据信号在接收电路中被错误地恢复的可能。其中数据信号在使用根据比较实例的发送电路TX10的情况下于接收电路中被错误地恢复的实例参照图8和9来描述。接收电路的配置与图5所示的配置相同。图8和9是用于描述其中数据信号在接收电路中被错误地恢复的实例的时序图。注意，它们仅为示例，并且存在着由于不同机制而错误地恢复数据信号的情形。在图8和9中，从上至下示出了输入数据信号Din1、重发请求信号RT11、发送脉冲信号P1、发送脉冲信号P2、次级线圈L12的接收信号VR、正脉冲检测信号PPD2、负脉冲检测信号NPD2和输出数据信号Dout1。以下首先描述图8。在时间t1，输入数据信号Din1从低电平改变为高电平。因此，发送脉冲信号P1同样从低电平改变为高电平，并且正脉冲发生于接收信号VR中。因此，在时间t1，正脉冲检测信号PPD2从低电平改变为高电平。结果，高电平被输出为输出数据信号Dout1。在时间t2，重发请求信号RT11从低电平改变为高电平。因为输入数据信号Din1是高电平，所以发送脉冲信号P1被输出。输入数据信号Din1在时间t1的上升沿与重发请求信号RT11在时间t2的上升沿是接近的。因此，在时间t1输出的发送脉冲信号P1以及在时间t2输出的发送脉冲信号P1被结合成一个脉冲信号。因此，正脉冲不发生于接收信号VR中，并且不发送输入数据信号Din1的值。在时间t3，发送脉冲信号P1从高电平改变为低电平，并且因此负脉冲发生于接收信号VR中。因此，在时间t3，负脉冲检测信号NPD2从低电平改变为高电平。在时间t1已上升的正脉冲检测信号PPD2在时间t3已被转换为低电平。因此，低电平被错误地输出为输出数据信号Dout1。以此方式，由于两个发送脉冲信号P1（或P2）被结合在一起，因而数据信号可能会被错误地恢复。注意，在时间t4，输入数据信号Din1从高电平改变为低电平，并且低电平被正确地输出为输出数据信号Dout1，因此省略关于它的详细描述。然后描述图9。首先，在时间t1，重发请求信号RT11从低电平改变为高电平，并且将输入数据信号Din1的值（低电平）正确地作为输出数据信号Dout1来发送。此外，在时间t2，输入数据信号Din1从低电平改变为高电平，并且高电平被正确地输出为输出数据信号Dout1。因此，省略关于它的详细描述。在时间t3，重发请求信号RT11从高电平改变为低电平。因为输入数据信号Din1是高电平，所以发送脉冲信号P1被输出。因此，发送脉冲信号P1同样从低电平改变为高电平，并且正脉冲发生于接收信号VR中。因此，在时间t3，正脉冲检测信号PPD2从低电平改变为高电平。结果，将高电平作为输出数据信号Dout1来发送。在时间t4，发送脉冲信号P1从高电平改变为低电平，并且因此负脉冲发生于接收信号VR中。因此，在时间t4，负脉冲检测信号NPD2从低电平改变为高电平。但是，因为正脉冲检测信号PPD2如以上所描述的那样保持于高电平，所以低电平不被输出为输出数据信号Dout1。在时间t5，输入数据信号Din1从高电平改变为低电平。因此，发送脉冲信号P2同样从低电平改变为高电平，并且负脉冲发生于接收信号VR中。因此，负脉冲检测信号NPD2被输出。此时，在时间t4输出的负脉冲检测信号NPD2与在时间t5输出的负脉冲检测信号NPD2被结合成一个脉冲信号。因而，在时间t5，负脉冲检测信号NPD2没有从地电平转变为高电平，并且低电平不被输出为输出数据信号Dout1，而是输出数据信号Dout1被错误地保持于高电平。以此方式，由于两个负脉冲检测信号NPD2（或正脉冲检测信号PPD2）被结合在一起，因而数据信号可能会被错误地恢复。注意，在时间t6，发送脉冲信号P2从高电平改变为低电平，并且正脉冲发生于接收信号VR中。因此，在时间t6，正脉冲检测信号PPD2从低电平改变为高电平。但是，因为负脉冲检测信号NPD2如同以上所描述的那样保持于高电平，所以低电平不被输出为输出数据信号Dout1。如上所述，在根据本实施例的半导体器件1中，发送电路TX1分别通过延迟输入数据信号Din1和重发请求信号RT11来生成延迟数据信号DD1和延迟重发请求信号DRT11，并且在跨越延迟数据信号DD1的边沿的规定时段内禁止在延迟重发请求信号DRT11的边沿生成发送脉冲信号P11和P12。从而有可能防止数据信号在接收电路RX1中被错误地恢复。（第二实施例）根据第二实施例的发送电路TX1将在下文参照图10来描述。图10是示出根据第二实施例的发送电路TX1的一个特定电路配置实例的电路图。注意，如图10所示，发送电路TX1包括脉冲发生电路PGC以及两个与门AN1和AN2。脉冲发生电路PGC包括五个延迟电路DC11、DC12、DC21、DC22和DC31，两个异或门XO1和XO2，两个反相器IN1和IN2，五个上升沿检测电路RED11、RED12、RED21、RED22和RED31，以及两个或门OR1和OR3。如图10所示，除了输入数据信号Din1和重发请求信号RT11之外，重发请求信号RT12也被输入发送电路TX1。例如，重发请求信号RT11可以不规则地响应于特定事件而输出，而重发请求信号RT12可以规则地输出。除了根据第一实施例的发送电路TX1的电路配置之外，发送电路TX1还包括延迟电路DC22和DC31、异或门XO2、或门OR3及上升沿检测电路RED31。连接如下。输入数据信号Din1被输入延迟电路DC11。延迟电路DC11输出通过使输入数据信号Din1延迟延迟时间Td而生成的延迟数据信号DD1（第一延迟信号）。延迟数据信号DD1（而不是输入数据信号Din1）被发送至接收电路并被恢复为数据信号。因而，延迟数据信号DD1被输入上升沿检测电路RED11。上升沿检测电路RED11在延迟数据信号DD1的上升沿输出边沿检测信号。此外，经由反相器IN1获得的延迟数据信号DD1的反信号被输入上升沿检测电路RED12。上升沿检测电路RED12在延迟数据信号DD1的反信号的上升沿输出边沿检测信号，该反信号的上升沿是延迟数据信号DD1的下降沿。此外，延迟数据信号DD1被输入延迟电路DC12。延迟电路DC12输出通过使延迟数据信号DD1进一步延迟延迟时间Td而生成的延迟数据信号DD2。输入数据信号Din1和延迟数据信号DD2被输入异或门XO1。异或门XO1输出指示从输入数据信号Din1的边沿到延迟数据信号DD2的边沿的2Td的时段的禁止时段信号PP1。如同后面将详细描述的，禁止时段信号PP1是用于在延迟数据信号DD1的边沿之前和之后的Td的时段（总计为2Td）内禁止对通过使重发请求信号RT11和RT12延迟延迟时间Td而生成的延迟重发请求信号DRT11和DRT12（在后面描述）的边沿检测的信号。重发请求信号RT11被输入延迟电路DC21。延迟电路DC21输出通过使重发请求信号RT11延迟延迟时间Td而生成的延迟重发请求信号DRT11。延迟数据信号DD1的值在延迟重发请求信号DRT11（而不是重发请求信号RT11）的边沿重发。因而，延迟重发请求信号DRT11被输入上升沿检测电路RED21。上升沿检测电路RED21在延迟重发请求信号DRT11的上升沿输出边沿检测信号。禁止时段信号PP1同样被输入上升沿检测电路RED21。因此，当延迟重发请求信号DRT11的上升沿处于重发禁止时段（作为在延迟数据信号DD1的边沿之前和之后的Td的时段）内时，上升沿检测电路RED21不输出边沿检测信号。此外，经由反相器IN2获得的延迟重发请求信号DRT11的反信号被输入上升沿检测电路RED22。上升沿检测电路RED22在延迟重发请求信号DRT11的反信号的上升沿输出边沿检测信号，该反信号的上升沿是延迟重发请求信号DRT11的下降沿。禁止时段信号PP1同样被输入上升沿检测电路RED22。因此，当延迟重发请求信号DRT11的下降沿处于重发禁止时段（作为在延迟数据信号DD1的边沿之前和之后的Td的时段）内时上升沿检测电路RED22同样不输出边沿检测信号。此外，延迟重发请求信号DRT11被输入延迟电路DC22。延迟电路DC22输出通过使延迟重发请求信号DRT11进一步延迟延迟时间Td而生成的延迟重发请求信号DRT21。重发请求信号RT11和延迟重发请求信号DRT21被输入异或门XO2。异或门XO2输出指示从重发请求信号RT11的边沿到延迟重发请求信号DRT21的边沿的2Td的时段的禁止时段信号PP2。如同后面将详细描述的，禁止时段信号PP2是用于在重发请求信号RT11的边沿之前和之后的Td的时段（总计为2Td）内禁止对通过使重发请求信号RT12延迟延迟时间Td而生成的延迟重发请求信号DRT12（在后面描述）的边沿检测的信号。禁止时段信号PP1和PP2被输入或门OR3。或门OR3输出禁止时段信号PP3。重发请求信号RT12被输入延迟电路DC31。延迟电路DC31输出通过使重发请求信号RT12延迟延迟时间Td而生成的延迟重发请求信号DRT12。延迟数据信号DD1的值在延迟重发请求信号DRT12（而不是重发请求信号RT12）的边沿重发。因而，延迟重发请求信号DRT12被输入上升沿检测电路RED31。上升沿检测电路RED31在延迟重发请求信号DRT12的上升沿输出边沿检测信号。禁止时段信号PP3同样被输入上升沿检测电路RED31。因此，当延迟重发请求信号DRT12的上升沿处于重发禁止时段（作为在延迟数据信号DD1和延迟重发请求信号DRT11的边沿之前和之后的Td的时段）内时，上升沿检测电路RED31不输出边沿检测信号。由五个上升沿检测电路RED11、RED12、RED21、RED22和RED31输出的边沿检测信号被输入或门OR1。或门OR1输出总脉冲信号P10。总脉冲信号P10被输入两个与门AN1和AN2。此外，延迟数据信号DD1被输入与门AN1。另一方面，延迟数据信号DD1的反信号被输入与门AN2。结果，与门AN1输出发送脉冲信号P11，该发送脉冲信号P11在总脉冲信号P10变为有效（高电平）的时候发送高电平。此外，与门AN2输出发送脉冲信号P12，该发送脉冲信号P12在总脉冲信号P10变为有效的时候发送低电平。发送电路TX1的操作将在下文参照图11来描述。图11是示出根据第二实施例的发送电路TX1的一个操作实例的时序图。在图11中，从上至下示出了输入数据信号Din1、延迟数据信号DD1、禁止时段信号PP1、重发请求信号RT11、延迟重发请求信号DRT11、禁止时段信号PP2、重发请求信号RT12、延迟重发请求信号DRT12、总脉冲信号P10、发送脉冲信号P11、发送脉冲信号P12和输出数据信号Dout1。示于第二行的延迟数据信号DD1是通过使示于最上一行的输入数据信号Din1延迟延迟时间Td而生成的信号。如上所述，延迟数据信号DD1被恢复为示于最下一行的输出数据信号Dout1。示于第三行的禁止时段信号PP1是用于在延迟数据信号DD1的边沿之前和之后的时段内禁止对示于第五行的延迟重发请求信号DRT11和示于第八行的延迟重发请求信号DRT12的边沿检测的时段信号。示于第五行的延迟重发请求信号DRT11是通过使示于第四行的重发请求信号RT11延迟延迟时间Td而生成的信号。如上所述，延迟数据信号DD1的值在延迟重发请求信号DRT11的边沿重发。示于第六行的禁止时段信号PP2是用于在延迟重发请求信号DRT11的边沿之前和之后的Td的时段内禁止对示于第八行的延迟重发请求信号DRT12的边沿检测的时段信号。操作按时间序列来描述。在时间t1，延迟重发请求信号DRT11从低电平改变为高电平，并且因此输出总脉冲信号P10。此外，在时间t1，延迟数据信号DD1是低电平，并且因此输出用于发送低电平的发送脉冲信号P12。结果，将低电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平被保持。注意，在时间t1之前和之后的Td的时段是由延迟重发请求信号DRT12所致的重发禁止时段，该时间t1是延迟重发请求信号DRT11的上升沿。在时间t2，延迟重发请求信号DRT12从低电平改变为高电平；但是，它处于延迟重发请求信号DRT11的边沿附近的重发禁止时段内。因而，不输出总脉冲信号P10。在时间t3，延迟数据信号DD1从低电平改变为高电平，并且因此输出总脉冲信号P10。然后，输出用于发送高电平的发送脉冲信号P11。结果，将高电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平从低电平改变为高电平。注意，作为在时间t3之前和之后的Td的时段是由延迟重发请求信号DRT11和DRT12所致的重发禁止时段，该时间t3是延迟数据信号DD1的上升沿。在时间t4，延迟重发请求信号DRT12从低电平改变为高电平，并且因此输出总脉冲信号P10。此外，在时间t4，延迟数据信号DD1是高电平，并且因此输出用于发送高电平的发送脉冲信号P11。结果，将高电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平被保持。在时间t5，延迟重发请求信号DRT11从高电平改变为低电平；但是，它处于延迟数据信号DD1的边沿附近的重发禁止时段内，并且因此不输出总脉冲信号P10。在时间t6，延迟重发请求信号DRT12从低电平改变为高电平；但是，它处于延迟数据信号DD1的边沿附近的重发禁止时段内，并且因此不输出总脉冲信号P10。注意，时间t6同样是在延迟重发请求信号DRT11的边沿附近的重发禁止时段。在时间t7，延迟数据信号DD1从高电平改变为低电平，并且因此输出总脉冲信号P10。然后，输出用于发送低电平的发送脉冲信号P12。结果，将低电平作为输出数据信号Dout1来发送。因而，输出数据信号Dout1的信号电平从高电平改变为低电平。以此方式，在具有较高优先权的信号的边沿附近，禁止输出与具有较低优先权的信号的边沿对应的发送脉冲信号。从而有可能防止数据信号在接收电路RX1中被错误地恢复。注意，因为重发请求信号是用于发送数据信号的信号，所以数据信号的优先权是最高的，并且可以酌情确定重发请求信号的优先权。（第三实施例）根据第三实施例的半导体器件2将在下文参照图12来描述。图12是示出根据第三实施例的半导体器件2的配置的框图。根据第三实施例的半导体器件2包括两个发送电路TX1和TX2、初级线圈L11和L21、次级线圈L12和L22、两个接收电路RX1和RX2、两个振荡电路OSC1和OSC2、两个1/10计数器CTR1和CTR2、两个定时器TM1和TM2、两个欠压锁定（UVLO）电路UVLO1和UVLO2、两个与门A1和A2以及六个或门O1至O6。发送电路TX1和TX2具有与在第二实施例中参照图10所描述的发送电路TX1相同的配置。此外，接收电路RX1和RX2具有与在第一实施例中参照图5所描述的接收电路RX1相同的配置。根据第三实施例的半导体器件2是应用于功率晶体管的控制系统的隔离器的一个实例。下面首先描述主要元件和信号的流程。由微型计算机MCU输出的控制信号CNT1作为输入数据信号Din1输入发送电路TX1。此外，重发请求信号RT11和RT12同样被输入发送电路TX1。发送电路TX1输出与通过使输入数据信号Din1及重发请求信号RT11和RT12延迟相同的延迟时间而生成的信号的边沿对应的发送脉冲信号P11和P12，如同在第二实施例中所描述的。特别地，当具有较低优先权的信号的边沿变为接近于具有较高优先权的信号的边沿时，仅生成与具有较高优先权的信号的边沿对应的发送脉冲信号，而不生成与具有较低优先权的信号的边沿对应的发送脉冲信号。由发送电路TX1输出的发送脉冲信号P11和P12经由初级线圈L11和次级线圈L12发送至接收电路RX1。接收电路RX1根据所接收到的信号来恢复数据信号并输出输出数据信号Dout1。输出数据信号Dout1被作为控制信号CNT2输入功率晶体管驱动器PTD。因而，由微型计算机MCU输出的控制信号CNT1经由发送电路TX1和接收电路RX1被作为控制信号CNT2输入功率晶体管驱动器PTD。另一方面，由错误检测电路EDC输出的错误检测信号ED1被作为数据信号Din2输入发送电路TX2。此外，重发请求信号RT21和RT22同样被输入发送电路TX2。发送电路TX2同样输出与通过使输入数据信号Din2及重发请求信号RT21和RT22延迟相同的延迟时间而生成的信号的边沿对应的发送脉冲信号P21和P22，如同在第二实施例中所描述的。特别地，当具有较低优先权的信号的边沿变为接近于具有较高优先权的信号的边沿时，仅生成与具有较高优先权的信号的边沿对应的发送脉冲信号，而不生成与具有较低优先权的信号的边沿对应的发送脉冲信号。由发送电路TX2输出的发送脉冲信号P21和P22经由初级线圈L21和次级线圈L22发送至接收电路RX2。接收电路RX2根据所接收到的信号来恢复数据信号并输出输出数据信号Dout2。输出数据信号Dout2作为错误检测信号ED2输入微型计算机MCU。因而，由错误检测电路EDC输出的错误检测信号ED1经由发送电路TX2和接收电路RX2作为错误检测信号ED2输入微型计算机MCU。下面描述详细元件和信号的流程。由微型计算机MCU输出的控制信号CNT1经由与门A1作为输入数据信号Din1输入发送电路TX1。由UVLO电路UVLO1输出的重发请求信号RT11的反信号同样被输入与门A1。重发请求信号RT11同样被输入发送电路TX1。重发请求信号RT11在正常时间内为低电平，而在电源电压下降的异常时间内变为高电平。因而，在重发请求信号RT11为低电平的正常时间内，由微型计算机MCU输出的控制信号CNT1作为输入数据信号Din1输入发送电路TX1。另一方面，在重发请求信号RT11为高电平的异常时间内，由微型计算机MCU输出至发送电路TX1的控制信号CNT1的输入被与门A1阻断。此外，如同在第一及第二实施例中所描述的，在重发请求信号RT11从低电平转变为高电平或者从高电平转变为低电平的时序，输入数据信号Din1的值（控制信号CNT1）由发送电路TX1重发至接收电路RX1。换言之，数据信号在发送端的值与数据信号在接收端的值不仅在电源电压下降时同步，而且在电源电压于加电之后上升并改变为正常值的时序也同步。此外，由1/10计数器CTR1输出的重发请求信号RT12被输入发送电路TX1。重发请求信号RT12是按照由振荡电路OSC1输出的时钟信号的十分之一的比率变为高电平的信号。例如，当振荡电路OSC1输出10MHz的时钟信号时，则在1/10计数器CTR1中生成周期为1μs（1MHz）的重发请求信号RT12。通过重发请求信号RT12，数据值即使在数据值没有变化时也按照十比一的计数比率来重发。因此，即使当在接收电路RX1中恢复的数据值由于噪声等而反转时，该值也能够迅速地返回至正确值。此外，1/10计数器CTR1通过总脉冲信号P10或者由UVLO电路UVLO1输出的重发请求信号RT11来复位。特别地，1/10计数器CTR1通过由总脉冲信号P10和重发请求信号RT11被输入其中的或门O1输出的复位信号RST1来复位。发送电路TX1基于输入数据信号Din1及重发请求信号RT11和RT12来输出发送脉冲信号P11和P12。重发请求信号RT11和RT12经由初级线圈L11和L21输入接收电路RX1。接收电路RX1恢复数据信号并将其输出为输出数据信号Dout1。注意，细节如同在第一及第二实施例中所描述的那样。输出数据信号Dout1经由与门A2输入功率晶体管驱动器PTD。由UVLO电路UVLO2输出的重发请求信号RT21的反信号被输入与门A2。此外，由定时器TM1输出的超时信号TO1的反信号被输入与门A2。重发请求信号RT21在正常时间内为低电平，而在电源电压下降时变为高电平。超时信号TO1在正常时间内同样为低电平，并且在脉冲检测信号PD1被检测达规定计数（例如，40次计数）时变为高电平。因而，当重发请求信号RT21和超时信号TO1为低电平的正常时间内，输出数据信号Dout1被输入功率晶体管驱动器PTD。另一方面，当重发请求信号RT21或超时信号TO1改变为高电平时，与门A2阻断输出数据信号Dout1输入功率晶体管驱动器PTD。此外，超时信号TO1使接收电路RX1复位。注意，在正常的操作中，数据值每十次计数就由发送电路TX1通过重发请求信号RT12来重发一次，并且脉冲检测信号PD1由接收电路RX1输出。因此，定时器TM1达不到40次计数。另一方面，例如当发送电路TX1停止时，则输出超时信号TO1。发送电路TX1的异常操作能够通过重发请求信号RT12来检测到。定时器TM1对由振荡电路OSC2输出的时钟信号进行计数。此外，定时器TM1通过由接收电路RX1输出的脉冲检测信号PD1或者由UVLO电路UVLO2输出的重发请求信号RT21来复位。特别地，定时器TM1通过由脉冲检测信号PD1和重发请求信号RT21被输入其中的或门O2输出的复位信号RST2来复位。另一方面，由错误检测电路EDC输出的错误检测信号ED1经由或门O5作为输入数据信号Din2输入发送电路TX2。错误检测信号ED1在正常时间内为低电平，而在检测到某一错误的异常时间内变为高电平。由UVLO电路UVLO2输出的重发请求信号RT21同样被输入或门O5。重发请求信号RT21在正常时间内为低电平，而在电源电压下降的异常时间内变为高电平。因而，重发请求信号RT21作为错误信号连同错误检测信号ED1一起同样输入发送电路TX2。此外，如同在第一及第二实施例中所描述的，在重发请求信号RT21从低电平转变为高电平或者从高电平转变为低电平的时序，输入数据信号Din2的值由发送电路TX2重发至接收电路RX2。换言之，数据信号在发送端的值以及数据信号在接收端的值不仅在电源电压下降时同步，而且在电源电压于加电之后上升并变为正常值的时序也同步。此外，由1/10计数器CTR2输出的重发请求信号RT22被输入发送电路TX2。重发请求信号RT22是按照由振荡电路OSC2输出的时钟信号的十分之一的比率变为高电平的信号。通过重发请求信号RT22，数据值即使在数据值没有变化时也按照十比一的计数比率来重发。因此，即使当在接收电路RX2中恢复的数据值由于噪声等而反转时，该值也能够迅速地返回至正确值。此外，1/10计数器CTR2通过总脉冲信号P20或者由UVLO电路UVLO2输出的重发请求信号RT21来复位。特别地，1/10计数器CTR2通过由总脉冲信号P20和重发请求信号RT21被输入其中的或门O3输出的复位信号RST3来复位。发送电路TX2基于输入数据信号Din2及重发请求信号RT21和RT22来输出发送脉冲信号P21和P22。重发请求信号RT21和RT22经由初级线圈L21和L22输入接收电路RX2。接收电路RX2恢复数据信号并将其输出为输出数据信号Dout2。输出数据信号Dout2经由或门O6输入微型计算机MCU。由UVLO电路UVLO1输出的重发请求信号RT11被输入或门O6。此外，由定时器TM2输出的超时信号TO2被输入或门O6。因而，重发请求信号RT11和超时信号TO2作为错误检测信号ED2连同输出数据信号Dout2一起输入微型计算机MCU。超时信号TO2在正常时间内为低电平，并且在脉冲检测信号PD2被检测达规定计数（例如，40次计数）时变为高电平。此外，超时信号TO2使接收电路RX2复位。注意，在正常的操作中，数据值每十次计数就由发送电路TX2通过重发请求信号RT22来重发一次，并且脉冲检测信号PD2由接收电路RX2输出。因此，定时器TM2达不到40次计数。另一方面，例如当发送电路TX2停止时，则输出超时信号TO2。发送电路TX2的异常操作能够通过重发请求信号RT22来检测到。定时器TM2对由振荡电路OSC1输出的时钟信号进行计数。此外，定时器TM2通过由接收电路RX2输出的脉冲检测信号PD2或者由UVLO电路UVLO1输出的重发请求信号RT11来复位。特别地，定时器TM2通过由脉冲检测信号PD2和重发请求信号RT11被输入其中的或门O4输出的复位信号RST4来复位。（其他实施例）半导体器件的实现实例并不限制于图2所示的实现实例。半导体器件的其他有代表性的实现实例将在下文参照图13至20来描述。注意，图13至18是其中将线圈用作绝缘耦合器的实现实例。图19是其中将电容器用作绝缘耦合器的实现实例。图20是其中将GMR元件用作绝缘耦合器的实现实例。在图13所示的实现实例中，发送电路TX1以及用于形成绝缘耦合器的初级线圈L11和次级线圈L12被形成于半导体芯片CHP1上，而接收电路RX1被形成于半导体芯片CHP2上。此外，在半导体芯片CHP1上，形成了与次级线圈L12的两端连接的焊盘。在半导体芯片CHP2上，形成了与接收电路RX1的输入连接的焊盘。接收电路RX1经由那些焊盘和键合丝线BW与形成于半导体芯片CHP1上的次级线圈L12连接。注意，在图13所示的实现实例中，初级线圈L11和次级线圈L12分别形成于第一布线层和第二布线层内，该第一布线层和第二布线层彼此堆叠于一个半导体芯片中。在图14所示的实现实例中，发送电路TX1形成于半导体芯片CHP1上，接收电路RX1形成于半导体芯片CHP2上，并且初级线圈L11和次级线圈L12形成于与半导体芯片CHP1和CHP2不同的半导体芯片CHP3上。此外，在半导体芯片CHP1上，形成了与发送电路TX1的输出连接的焊盘。在半导体芯片CHP2上，形成了与接收电路RX1的输入连接的焊盘。在半导体芯片CHP3上，形成了与初级线圈L11的两端连接的焊盘以及与次级线圈L12的两端连接的焊盘。发送电路TX1经由那些焊盘和键合丝线BW与形成于半导体芯片CHP3上的初级线圈L11连接。此外，接收电路RX1经由那些焊盘和键合丝线BW与形成于半导体芯片CHP3上的次级线圈L12连接。注意，在图14所示的实现实例中，初级线圈L11和次级线圈L12分别形成于第一布线层和第二布线层内，该第一布线层和第二布线层彼此堆叠于一个半导体芯片中。在图15所示的实现实例中，发送电路TX1和初级线圈L11形成于半导体芯片CHP1上，接收电路RX1和次级线圈L12形成于半导体芯片CHP2上，并且半导体芯片CHP1和半导体芯片CHP2相互堆叠。此外，半导体芯片CHP1和半导体芯片CHP2被布置使得初级线圈L11的中心位置与次级线圈L12的中心位置在堆叠时共线。在图16所示的实现实例中，发送电路TX1、接收电路RX1以及形成绝缘耦合器的初级线圈L11和次级线圈L12被形成于公共的半导体芯片CHP4上。在图16的实例中，初级线圈L11和次级线圈L12分别形成于第一布线层和第二布线层内，该第一布线层和第二布线层彼此堆叠于半导体芯片CHP4上。发送电路TX1所布置的区域与接收电路RX1所布置的区域通过形成于半导体芯片CHP4的衬底内的绝缘层来彼此绝缘。图17和18是图16所示的半导体芯片CHP4的衬底的截面图。在图17的实例中，发送电路TX1所形成的区域与接收电路RX1所形成的区域通过绝缘层来电隔离。初级线圈L11和次级线圈L12形成于接收电路RX1所形成的区域内。另一方面，在图18的实例中，发送电路TX1所形成的区域与接收电路RX1所形成的区域通过绝缘层来电隔离。初级线圈L11和次级线圈L12形成于发送电路TX1所形成的区域内。图19是其中在图2所示的实现实例中被用作绝缘耦合器的线圈由电容器代替的实例。更特别地，初级线圈L11由电容器的一个电极C11代替，而次级线圈L12由电容器的另一个电极C12代替。图20是其中在图2所示的实现实例中被用作绝缘耦合器的线圈由GMR元件代替的实例。更特别地，初级线圈L11保持不变，而次级线圈L12由GMR元件R12代替。如上所述，绝缘耦合器的类型以及绝缘耦合器的布置并没有受到特别限制。注意，虽然绝缘耦合器在以上描述中被形成于半导体芯片上，但是绝缘耦合器可以作为外部的部件来安装。根据第一至第三实施例的半导体器件的控制的目标是功率晶体管，该功率晶体管以例如绝缘栅双极型晶体管（IGBT）为代表。在这种情况下，根据第一至第三实施例的半导体器件通过根据由接收电路再生的数据Dout1来控制功率晶体管的导通和截止而控制电源与负载之间的导电状态。此外，根据第一至第三实施例的半导体器件被应用于用来驱动例如图21所示的三相电机（负载）的逆变器件。图21所示的逆变器件包括三对（总共为六个）与在高电平侧和低电平侧的U相、V相和W相对应的功率晶体管驱动器PTD和错误检测电路EDC。由微型计算机MCU输出的控制信号（例如，UH和UL）经由发送电路TX1、线圈和接收电路RX1发送至功率晶体管驱动器PTD，并且作为控制目标的IGBT的导通和截止受到控制。另一方面，由错误检测电路EDC检测出的错误信号经由发送电路TX1、线圈和接收电路RX1发送至微型计算机MCU。如图22的曲线图所示，由微型计算机MCU输出的控制信号（例如，UH和UL）是PWM控制信号，而流过电机的电流（例如，IU）以模拟的方式来控制。控制信号（例如，UH和UL）对应于第一及第二实施例中的输入数据信号Din1。此外，第二实施例的可替换实例将在下文参照图23至26来描述。图23和24是示出根据第二实施例的一个可替换实例的发送电路TX1的一个特定电路配置实例的电路图。与图10相比，在图23中并不包括上升沿检测电路RED22。因此，数据信号仅在延迟重发请求信号DRT11的上升沿重发，而数据信号在延迟重发请求信号DRT11的下降沿不重发。因此，作为生成禁止时段信号PP2的逻辑电路，在延迟重发请求信号DRT11的输入处具有反相器（该反相器在图23中以○标示）的与门A3被用来代替异或门XO2。与图10相比，在图24中不包括上升沿检测电路RED21。因此，数据信号仅在延迟重发请求信号DRT11的下降沿重发，而数据信号在延迟重发请求信号DRT11的上升沿不重发。因此，作为生成禁止时段信号PP2的逻辑电路，在延迟重发请求信号DRT21的输入处具有反相器（该反相器在图23中以○标示）的与门A3被用来代替异或门XO2。图25和26是示出根据第二实施例的一个可替换实例的发送电路TX1的一个操作实例的时序图。图25对应于图23的发送电路TX1，而图26对应于图24的发送电路TX1。与图11的时序图相比，在图25中，总脉冲信号P10在时间t5不输出，该时间t5是延迟重发请求信号DRT11的下降沿。此外，禁止时段信号PP2在时间t5附近不输出，并且低电平被保持。其他各点与图11中的相同，不再赘述。与图11的时序图相比，在图26中，总脉冲信号P10和发送脉冲信号P12在时间t1不输出，该时间t1是延迟重发请求信号DRT11的上升沿，并且低电平被保持。此外，禁止时段信号PP2在时间t1附近不输出，并且低电平被保持。因此，在时间t2（时间t2为延迟重发请求信号DRT12的上升沿），总脉冲信号P10和发送脉冲信号P12被输出，尽管它们在图11中不输出。其他各点与图11中的相同，不再赘述。虽然本发明已经根据几种实施例进行了描述，但是本领域技术人员应当意识到，本发明能够在所附权利要求书的精神和范围之内实行各种修改，并且本发明并不限制于以上所描述的实例。此外，权利要求书的范围并不受以上所描述的实施例所限制。而且，应当注意的是，申请人意在涵盖权利要求书中所有要素的等同形式，即使在后期的审查过程中对权利要求书进行过修改亦是如此。