非交叠时钟产生电路的制作方法
【专利摘要】本发明提供了一种非交叠时钟产生电路，包括：有限状态机及与所述有限状态机连接的n个触发电路；所述有限状态机能够根据基础时钟顺次产生n个驱动时钟，分别为第一驱动时钟、第二驱动时钟……至第n驱动时钟；所述n个触发电路分别为第一触发电路、第二触发电路……至第n触发电路；每个触发电路包括一与门及一触发器，所述与门的输出端与所述触发器的置位端连接，通过有限状态机根据基础时钟产生n个驱动时钟，每个触发电路通过接入驱动时钟及前一触发电路的输出信号的反相信号，从而产生一非交叠时钟，据此实现了三相以上非交叠时钟的产生。
【专利说明】非交叠时钟产生电路
【技术领域】
[0001]本发明涉及时钟电路【技术领域】，特别涉及一种非交叠时钟产生电路。
【背景技术】
[0002]两相非交叠时钟，常用于Switch-C (开关电容)电路，以避免时钟馈通等非理想状态的出现。请参考图1，其为现有的两相非交叠时钟产生电路的示意图。如图1所示，两相非交叠时钟产生电路包括一触发器，由一个驱动时钟Clk控制所述触发器产生两相非交叠时钟，具体的，驱动时钟Clk及其反相信号分别作为触发器的置位和复位信号。请参考图2，当驱动时钟Clk变为高电平时，经过延时器延迟kdl后，非交叠时钟PH2变为低电平；驱动时钟Clk再经过延时器延迟tri2后，非交叠时钟PHl变为高电平。同样的，当驱动时钟Clk变为低电平时，经过延时器延迟tfdl后，非交叠时钟PHl变为低电平；经过延时器延迟tfd2后，非交叠时钟PH2变为高电平。可见，非交叠时钟PHl为高电平的时间为T/2-t,dl-tri2+tfdl，非交叠时钟PH2为高电平的时间为T/2-tfdl-tfd2+trdl，其中驱动时钟Clk是周期为T、占空比为50%的方波。
[0003]在很多情况下，例如对于三轴微机械加速度计而言，需要分时检测空间X、Y、Z三个方向的加速度分量，其需要使用三相非交叠时钟，以对机械部分、模拟信号检测前端及数据处理进行分时控制。通过三相非交叠时钟实现对X、Y、Z三个方向的各自的传感元件的选择，并将相应传感元件连接到模拟转换前端进行C-V转换，滤波、放大后由AD转换得到数字信号进行处理。若此时分时选择时钟存在交叠，将会使传感器的机械部分、模拟部分在分时处理时产生信号的轴间干扰，导致测量的数据产生误差。为此，就要求传感器使用三相非交叠时钟，对信号通路进行分时控制。
[0004]因此，提供一种非交叠时钟产生电路，其能产生三相以上非交叠时钟，成了本领域技术人员亟待解决的问题。
【发明内容】
`
[0005]本发明的目的在于提供一种非交叠时钟产生电路，以产生三相以上非交叠时钟。
[0006]为此，本发明提供一种非交叠时钟产生电路，所述非交叠时钟产生电路包括:有限状态机及与所述有限状态机连接的η个触发电路；
[0007]所述有限状态机能够根据基础时钟顺次产生η个驱动时钟，分别为第一驱动时钟、第二驱动时钟......至第η驱动时钟；
[0008]所述η个触发电路分别为第一触发电路、第二触发电路……至第η触发电路；每个触发电路包括一与门及一触发器，所述与门的输出端与所述触发器的置位端连接；
[0009]其中，第一触发电路的输出端通过一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一非门与第三触发电路中与门的一输入端连接……至第η触发电路的输出端通过一非门与第一触发电路中与门的一输入端连接；
[0010]第一触发电路中与门的另一输入端接入第一驱动时钟、第一触发电路中触发器的复位端接入第二驱动时钟；第二触发电路中与门的另一输入端接入第二驱动时钟、第二触
发电路中触发器的复位端接入第三驱动时钟......至第η触发电路中与门的另一输入端接入
第η驱动时钟、第η触发电路中触发器的复位端接入第一驱动时钟；
[0011]其中，η为大于等于3的自然数。
[0012]可选的，在所述的非交叠时钟产生电路中，所述触发器为RS触发器。
[0013]可选的，在所述的非交叠时钟产生电路中，第一触发电路的输出端通过一延时器及一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一延时器及
一非门与第三触发电路中与门的一输入端连接......至第η触发电路的输出端通过一延时器 及一非门与第一触发电路中与门的一输入端连接。
[0014]可选的，在所述的非交叠时钟产生电路中，每一个延时器的延时时间能够调节。
[0015]可选的，在所述的非交叠时钟产生电路中，所述η为3。
[0016]可选的，在所述的非交叠时钟产生电路中，当所述第一驱动时钟为高电平并且所述第三触发电路输出低电平时，所述第一触发电路输出高电平；当所述第二驱动时钟为高电平时，所述第一触发电路输出低电平；
[0017]当所述第二驱动时钟为高电平并且所述第一触发电路输出低电平时，所述第二触发电路输出高电平；当所述第三驱动时钟为高电平时，所述第二触发电路输出低电平；
[0018]当所述第三驱动时钟为高电平并且所述第二触发电路输出低电平时，所述第三触发电路输出高电平；当所述第一驱动时钟为高电平时，所述第三触发电路输出低电平。
[0019]可选的，在所述的非交叠时钟产生电路中，所述第一触发电路、第二触发电路……至第η触发电路分别输出第一非交叠时钟、第二非交叠时钟……至第η非交叠时钟。
[0020]在本发明提供的非交叠时钟产生电路中，通过有限状态机根据基础时钟产生η个驱动时钟，每个触发电路通过接入驱动时钟及前一触发电路的输出信号的反相信号，从而产生一非交叠时钟，据此实现了三相以上非交叠时钟的产生。
【专利附图】
【附图说明】
[0021]图1是现有的两相非交叠时钟产生电路的示意图；
[0022]图2是现有的两相非交叠时钟产生电路产生的两相非交叠时钟的时序图；
[0023]图3是本发明实施例一的非交叠时钟产生电路的示意图；
[0024]图4是本发明实施例一的非交叠时钟产生电路产生的三相非交叠时钟的时序图；
[0025]图5是本发明实施例二的η个触发电路的连接示意图；
[0026]图6是本发明实施例二的产生η个驱动时钟的有限状态机的示意图。
【具体实施方式】
[0027]以下结合附图和具体实施例对本发明提出的非交叠时钟产生电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0028]【实施例一】
[0029]在本实施例一中，所述非交叠时钟产生电路能够产生三个非交叠时钟，具体的，请参考图3和图4，其中，图3为本发明实施例的非交叠时钟产生电路的示意图；图4为本发明实施例的非交叠时钟产生电路产生的三相非交叠时钟的时序图。
[0030]如图3所示，在本实施例中，所述非交叠时钟产生电路包括:有限状态机10及与所述有限状态机10连接的3个触发电路；
[0031]所述有限状态机10能够根据基础时钟Clk顺次产生三个驱动时钟，分别为第一驱动时钟SetX、第二驱动时钟SetY及第三驱动时钟SetZ ；
[0032]所述3个触发电路分别为第一触发电路21、第二触发电路22及第三触发电路23 ；其中，所述第一触发电路21包括第一与门41及第一触发器31,所述第一与门41的输出端与所述第一触发器31的置位端连接；所述第二触发电路22包括第二与门42及第二触发器32，所述第二与门42的输出端与所述第二触发器32的置位端连接；所述第三触发电路23包括第三与门43及第三触发器33，所述第三与门43的输出端与所述第三触发器33的置位端连接；
[0033]其中，第一触发电路21的输出端(即第一触发器31的输出端)通过第一非门与第二触发电路22中与门(即第二与门42)的一输入端连接、第二触发电路22的输出端(即第二触发器32的输出端)通过第二非门与第三触发电路中与门(即第三与门43)的一输入端连接、第三触发电路23的输出端(即第三触发器33的输出端)通过第三非门与第一触发电路21中与门(即第一与门41)的一输入端连接；
[0034]第一触发电路21中的第一与门41的另一输入端接入第一驱动时钟SetX、第一触发电路21中的第一触发器31的复位端接入第二驱动时钟SetY ;第二触发电路22中的第二与门42的另一输入端接入第二驱动时钟SetY、第二触发电路22中的第二触发器32的复位端接入第三驱动时钟SetZ ;第三触发电路23中的第三与门43的另一输入端接入第三驱动时钟SetZ、第三触发电路23中的第三触发器33的复位端接入第一驱动时钟SetX。
[0035]在本实施例中，所述触发器为RS触发器。在本申请的其他实施例中，所述触发器也可以为RS触发器以外的触发器，其只要能够拥有与RS触发器相同的功能即可。
[0036]通过上述非交叠时钟产生电路将产生三个非交叠时钟，分别为第一非交叠时钟SelX、第二非交叠时钟SdY及第三非交叠时钟SelZ。具体的，第一触发电路21的输出端(即第一触发器31的输出端)输出第一非交叠时钟SelX、第二触发电路22的输出端(即第二触发器32的输出端)输出第二非交叠时钟SdY、第三触发电路23的输出端(即第三触发器33的输出端)输出第三非交叠时钟SelZ。
[0037]在本实施例中，第一触发电路21的输出端通过第一延时器及第一非门与第二触发电路22中的第二与门42的一输入端连接、第二触发电路22的输出端通过第二延时器及第二非门与第三触发电路23中的第三与门43的一输入端连接、第三触发电路23的输出端通过第三延时器及第三非门与第一触发电路21中的第一与门41的一输入端连接。进一步的，每一个延时器的延时时间能够调节，由此能够使得所述第一非交叠时钟SelX、第二非交叠时钟SdY及第三非交叠时钟SelZ产生间隔可控，从而便于对其他电路的控制。在本实施例中，所述第一延时器及第一非门通过第一延时反相器51实现；所述第二延时器及第二非门通过第二延时反相器52实现；所述第三延时器及第三非门通过第三延时反相器53实现。
[0038]进一步的，请参考图4，在本实施例中，当所述第一驱动时钟SetX为高电平并且所述第三非交叠时钟SelZ为低电平(即所述第三触发电路23输出低电平)时，所述第一非交叠时钟SelX为高电平(即第一触发电路21输出高电平);当所述第二驱动时钟SetY为高电平时，所述第一非交叠时钟SelX为低电平(即第一触发电路21输出低电平)；
[0039]当所述第二驱动时钟SetY为高电平并且所述第一非交叠时钟SelX为低电平(SP第一触发电路21输出低电平)时，所述第二非交叠时钟SeH为高电平(即第二触发电路22输出高电平)；当所述第三驱动时钟SetZ为高电平时，所述第二非交叠时钟SdY为低电平(即第二触发电路22输出低电平)；
[0040]当所述第三驱动时钟SetZ为高电平并且所述第二非交叠时钟SdY为低电平(SP第二触发电路22输出低电平)时，所述第三非交叠时钟SelZ为高电平(即第三触发电路23输出高电平)；当所述第一驱动时钟SetX为高电平时，所述第三非交叠时钟SelZ为低电平(即第三触发电路23输出低电平)。 [0041]在此，通过将当前驱动信号(在此指序号与触发电路序号相同的驱动信号)与前一非交叠时钟的反相延迟信号(在此指序号比触发电路序号小一个的非交叠时钟；同时，当触发电路的序号为第一时，则非交叠时钟为最后一个，即第三)相与后的信号提供至触发器的置位端(即作为触发器的置位信号)，由此能够严格使得各非交叠时钟(即第一非交叠时钟SelX、第二非交叠时钟Se；LY及第三非交叠时钟SelZ)不交叠。即防止了在信号的传输过程中，有的非交叠时钟可能发生延迟从而导致与后一非交叠时钟交叠的问题。由此提高了所产生的三相非交叠时钟的可靠性。
[0042]在本实施例中，所述非交叠时钟产生电路为三相非交叠时钟产生电路，其能够产生三个非交叠时钟，所用到的触发电路为三个。根据本申请实施例所公开的三相非交叠时钟产生电路的原理，通过增加触发电路能够产生更多相非交叠时钟，例如四相非交叠时钟、五相非交叠时钟等。
[0043]【实施例二】
[0044]请参考图5和图6，其中，图5为本发明实施例二的η个触发电路的连接示意图；图6为本发明实施例二的产生η个驱动时钟的有限状态机的示意图。在此，为了图示的清楚，将η个触发电路与有限状态机分成两张图示出，具体的，图6所产生的驱动时钟提供至图5所示的置位端或者复位端，例如，图6所示的第一驱动时钟Set Ct1分别提供给第一触发电路61中的第一触发器的置位端及第η触发电路6η中的第η触发器的复位端。
[0045]根据上述三相非交叠时钟产生电路以及图5和图6可知，当需要产生η相非交叠时钟时，所需的η相非交叠时钟产生电路包括:有限状态机及与所述有限状态机连接的η个触发电路；
[0046]所述有限状态机能够根据基础时钟顺次产生η个驱动时钟，分别为第一驱动时钟、第二驱动时钟......至第η驱动时钟；
[0047]所述η个触发电路分别为第一触发电路、第二触发电路……至第η触发电路；每个触发电路包括一与门及一触发器，所述与门的输出端与所述触发器的置位端连接；
[0048]其中，第一触发电路的输出端通过一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一非门与第三触发电路中与门的一输入端连接……至第η触发电路的输出端通过一非门与第一触发电路中与门的一输入端连接；
[0049]第一触发电路中与门的另一输入端接入第一驱动时钟、第一触发电路中触发器的复位端接入第二驱动时钟；第二触发电路中与门的另一输入端接入第二驱动时钟、第二触
发电路中触发器的复位端接入第三驱动时钟......至第η触发电路中与门的另一输入端接入
第η驱动时钟、第η触发电路中触发器的复位端接入第一驱动时钟。
[0050]如图6所示，有限状态机产生了 Set Φ P Set Φ2……Set (^的η个驱动时钟；接着，如图5所示，第一触发器接入了顺次产生的Set Φ i和Set Φ2两个相邻的驱动时钟，其中Set Φ !接入至置位端、Set Φ 2接入至复位端，并依此产生了第一非交叠时钟Sel Φ P依此类推，产生了 Sel Φ P Sel Φ2……Sel ΦΝ的η个非交叠时钟。
[0051]根据图5和图6可知，当η为3时，即为图3所示的三相非交叠时钟产生电路；当η为4时，便可得到四相非交叠时钟产生电路；当η为5时，便可得到五相非交叠时钟产生电路，依次类推。
[0052]综上所述，在本发明实施例提供的非交叠时钟产生电路中，通过有限状态机根据基础时钟产生η个驱动时钟，每个触发电路通过接入驱动时钟及前一触发电路的输出信号的反相信号，从而产生一非交叠时钟，据此实现了三相以上非交叠时钟的产生。
[0053]上述描述仅 是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种非交叠时钟产生电路，其特征在于，包括:有限状态机及与所述有限状态机连接的η个触发电路； 所述有限状态机能够根据基础时钟顺次产生η个驱动时钟，分别为第一驱动时钟、第二驱动时钟……至第η驱动时钟； 所述η个触发电路分别为第一触发电路、第二触发电路……至第η触发电路；每个触发电路包括一与门及一触发器，所述与门的输出端与所述触发器的置位端连接； 其中，第一触发电路的输出端通过一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一非门与第三触发电路中与门的一输入端连接……至第η触发电路的输出端通过一非门与第一触发电路中与门的一输入端连接； 第一触发电路中与门的另一输入端接入第一驱动时钟、第一触发电路中触发器的复位端接入第二驱动时钟；第二触发电路中与门的另一输入端接入第二驱动时钟、第二触发电 路中触发器的复位端接入第三驱动时钟......至第η触发电路中与门的另一输入端接入第η驱动时钟、第η触发电路中触发器的复位端接入第一驱动时钟； 其中，η为大于等于3的自然数。
2.如权利要求1所述的非交叠时钟产生电路，其特征在于，所述触发器为RS触发器。
3.如权利要求1所述的非交叠时钟产生电路，其特征在于，第一触发电路的输出端通过一延时器及一非门与第二触发电路中与门的一输入端连接、第二触发电路的输出端通过一延时器及一非门与第三触发电路中与门的一输入端连接......至第η触发电路的输出端通过一延时器及一非门与第一触发电路中与门的一输入端连接。
4.如权利要求3所述的非交叠时钟产生电路，其特征在于，每一个延时器的延时时间能够调节。
5.如权利要求1所述的非交叠时钟产生电路，其特征在于，所述η为3。
6.如权利要求5所述的非交叠时钟产生电路，其特征在于， 当所述第一驱动时钟为高电平并且所述第三触发电路输出低电平时，所述第一触发电路输出高电平；当所述第二驱动时钟为高电平时，所述第一触发电路输出低电平； 当所述第二驱动时钟为高电平并且所述第一触发电路输出低电平时，所述第二触发电路输出高电平；当所述第三驱动时钟为高电平时，所述第二触发电路输出低电平； 当所述第三驱动时钟为高电平并且所述第二触发电路输出低电平时，所述第三触发电路输出高电平；当所述第一驱动时钟为高电平时，所述第三触发电路输出低电平。
7.如权利要求1~6中任一项所述的非交叠时钟产生电路,其特征在于，所述第一触发电路、第二触发电路……至第η触发电路分别输出第一非交叠时钟、第二非交叠时钟……至第η非交叠时钟。
【文档编号】H03K3/02GK103647528SQ201310662792
【公开日】2014年3月19日 申请日期:2013年12月6日 优先权日:2013年12月6日
【发明者】张盛 申请人:杭州士兰微电子股份有限公司