一种振荡器的制造方法
【专利摘要】本发明提供一种振荡器，其包括第一振荡单元和第二振荡单元，每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、第一电流源、比较电路和放电控制电路。第一振荡单元的第一电流源提供的电流对其电容进行充电，第一振荡单元的比较电路在其比较电压大于或等于参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电，第二振荡单元的第一电流源提供的电流对其电容进行充电，第二振荡单元的比较电路在其比较电压大于或等于参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。与现有技术相比，本发明提供的振荡器可以得到较高精度的输出频率信号。
【专利说明】一种振荡器
[0001]本发明申请是申请日为2011年8月26日、申请号为201110248468.9、发明名称
为"可编程振荡器"的分案申请。
【【技术领域】】
[0002]本发明涉及电子电路领域，特别是一种振荡器。
【【背景技术】】
[0003]为了迎合市场的需求，对高精度低功耗振荡器的研发越来越多，比如中国专利已经公开的一些高精度低功耗振荡器，如申请号为200810112605.4,200810115218.6，200910087721.X等。这些振荡器可以产生功耗很低，频率随电源电压和温度变化较小的振荡信号，可以适用于各种电源管理系统中，但有些场合对工艺偏差导致的频率变化要求也非常高。所述工艺偏差是指大规模制造工艺导致的芯片之间的频率误差，如蓝牙系统中的待机时钟要求很高，时钟偏差将导致两个需要通讯的蓝牙系统在睡眠模式下无法正常握手和唤醒。有些系统中，如蓝牙或USB系统中，对频率要求极高，例如要求频率变化小于+/-1OOOppm,即千分之一。晶体振荡器通常可以达到+/-1OOppm以内，但是晶体的价格较高，应用成本也较高。传统蓝牙系统中需要至少两个晶体振荡器，一个用于射频部分，频率较高，一般为26— 100MHz，另外也需要一个用于睡眠模式唤醒的低频时钟，如32KHz或更低,这样成本也会比较高。 [0004]因为有必要提出一种改进的技术方案来克服上述问题。
【
【发明内容】
】
[0005]本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
[0006]本发明的目的在于提供一种振荡器，其可以获得较高精度的输出频率信号。
[0007]根据本发明的目的，本发明提供一种振荡器，其包括第一振荡单元和第二振荡单元，其中每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、第一电流源、比较所述参考峰值电压和所述比较电压的比较电路和放电控制电路。基于第一振荡单元的第一电流源提供的电流对第一振荡单元的电容进行充电，第一振荡单元的比较电路在第一振荡单兀中的比较电压大于或等于第一振荡单兀中的参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电，基于第二振荡单元的第一电流源提供的电流对第二振荡单元的电容进行充电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于第二振荡单元中的参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。
[0008]进一步的，所述第一振荡单元和第二振荡单元共享一逻辑电路，所述逻辑电路包括第一或非门和第二或非门，每个振荡单元还包括第二电流源，所述第一振荡单元中的比较电路包括第三NMOS管、第四NMOS管和第一反相器，第一振荡单元中的放电控制电路包括第一 NMOS管，其中第一振荡单元中的第二电流源的一端接电压，另一端接第三NMOS管的漏极，所述第三NMOS管的源极与地之间连接第一振荡单元中产生参考峰值电压的电阻，第一振荡单元中的第一电流源的一端接电压，另一端接第四NMOS管的漏极，所述第四NMOS管的源极与地之间连接第一振荡单元中产生比较电压的电容，第三NMOS管和第四NMOS管的栅极连接，第一 NMOS管与第一振荡单元中产生比较电压的所述电容并联，第四NMOS管的漏极连接第一反相器的输入端，所述第二振荡单元中的比较电路包括第五NMOS管、第六NMOS管和第二反相器，第二振荡单元中的放电控制电路包括第二 NMOS管，其中第二振荡单元中的第二电流源的一端接电压，另一端接第五NMOS管的漏极，所述第五NMOS管的源极与地之间连接第二振荡单元中产生参考峰值电压的电阻，第二振荡单元中的第一电流源的一端接电压，另一端接第六NMOS管的漏极，所述第六NMOS管的源极与地之间连接第二振荡单元中产生比较电压的电容，第二 NMOS管与第二振荡单元中产生比较电压的所述电容并联，第六NMOS管的漏极连接第二反相器的输入端，第一反相器的输出与第一或非门的第一输入端连接，第一 NMOS管的栅极与第一或非门的第二输入端以及第二或非门的输出端连接，第一或非门的输出端与第二 NMOS管的栅极以及第二或非门的第一输入端连接，第二反相器的输出与第二或非门的第二输入端连接。
[0009]进一步的，所述第三NMOS管和第四NMOS管的长宽比相等，所述第五NMOS管和第六NMOS管的长宽比相等，第一振荡单元中的第一电流源和第二电流源提供的电流相等，第二振荡单元中的第一电流源和第二电流源提供的电流相等。
[0010]根据本发明的目的，本发明提供另一种振荡器，其包括第一振荡单元和第二振荡单元，其中两个振荡单元共享一个产生参考峰值电压的电阻，每个振荡单元还包括产生一比较电压的电容、第一电流源、比较所述参考峰值电压和所述比较电压的比较电路和放电控制电路，基于第一振荡单元的第一电流源提供的电流对第一振荡单元的电容进行充电，第一振荡单元的比较电路在第一振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电，基于第二振荡单元的第一电流源提供的电流对第二振荡单元的电容进行充电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。
[0011]进一步的，所述第一振荡单元和第二振荡单元共享一逻辑电路和第二电流源，所述逻辑电路包括第一或非门和第二或非门，所述第一振荡单元中的比较电路包括第三NMOS管、第四NMOS管和第一反相器，第一振荡单元中的放电控制电路包括第一 NMOS管，其中第二电流源的一端接电压，另一端接第三NMOS管的漏极，所述第三NMOS管的源极与地之间连接产生参考峰值电压的电阻，第一振荡单元中的第一电流源的一端接电压，另一端接第四NMOS管的漏极，所述第四NMOS管的源极与地之间连接第一振荡单元中产生比较电压的电容，第三NMOS管和第四NMOS管的栅极连接，第一 NMOS管与所述电容并联，第四NMOS管的漏极连接第一反相器的输入端，所述第二振荡单元中的比较电路包括第三NMOS管、第六NMOS管和第二反相器，其中第二振荡单元中的比较电路与第一振荡单元中的比较电路共享第三NMOS管，第二振荡单元中的放电控制电路包括第二 NMOS管，其中第二振荡单元中的第一电流源的一端接电压，另一端接第六NMOS管的漏极，所述第六NMOS管的源极与地之间连接第二振荡单元中产生比较电压的电容，第六NMOS管的栅极与所述第一振荡单元中第二电流源和第三NMOS管之间的一节点连接，第二 NMOS管与所述电容并联，第六NMOS管的漏极连接第二反相器的输入端，第一反相器的输出与第一或非门的第一输入端连接，第一 NMOS管的栅极与第一或非门的第二输入端以及第二或非门的输出端连接，第一或非门的输出端与第二 NMOS管的栅极以及第二或非门的第一输入端连接，第二反相器的输出与第二或非门的第二输入端连接。
[0012]进一步的，所述第三NMOS管、第四NMOS管和第五NMOS管的长宽比均相等，第一振荡单元中的第一电流源、第二电流源和第二振荡单元中的第一电流源提供的电流均相等。
[0013]根据本发明的目的，本发明提供另一种振荡器，其包括第一振荡单元和第二振荡单元，其中每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、电流源、比较所述参考峰值电压和所述比较电压的比较电路和充电控制电路，基于第一振荡单元的电流源提供的电流对第一振荡单元的电容进行放电，第一振荡单元的比较电路在第一振荡单元中的比较电压小于或等于第一振荡单元中的参考峰值电压时，通知第一振荡单元的充电控制电路开始充电和第二振荡单元的充电控制电路停止充电，基于第二振荡单元的电流源提供的电流对第二振荡单元的电容进行放电，第二振荡单元的比较电路在第二振荡单元中的比较电压小于或等于第二振荡单元中的参考峰值电压时，通知第二振荡单元的充电控制电路开始充电和第一振荡单元的充电控制电路停止充电。
[0014]根据本发明的目的，本发明提供另一种振荡器，其包括第一振荡单元和第二振荡单元，其中两个振荡单元共享一个产生参考峰值电压的电阻，每个振荡单元还包括产生一比较电压的电容、电流源、比较所述参考峰值电压和所述比较电压的比较电路和充电控制电路，基于第一振荡单元的电流源提供的电流对第一振荡单元的电容进行放电，第一振荡单元的比较电路在第一振荡单元中的比较电压小于或等于所述参考峰值电压时，通知第一振荡单元的充电控制电路开始充电和第二振荡单元的充电控制电路停止充电，基于第二振荡单元的电流源提供的电流对第二振荡单元的电容进行放电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第二振荡单元的充电控制电路开始充电和第一振荡单元的充电控制电路停止充电。
[0015]与现有技术相比，本发明提供的振荡器可以得到较高精度的输出频率信号。
【【专利附图】
【附图说明】】
[0016]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0017]图1为本发明中可编程振荡器的结构示意图；
[0018]图2为校准信号对可编程振荡模块中电阻进行控制的示意图；
[0019]图3为校准信号对可编程振荡模块中电容进行控制的示意图；
[0020]图4为本发明中可编程振荡模块在一个实施例中的电路示意图；
[0021]图5为图4中第一电容的振荡信号、第二电容的振荡信号和对应产生的目标低频信号的对比示意图；和[0022]图6为本发明中可编程振荡模块在另一个实施例中的电路示意图。
【【具体实施方式】】
[0023]本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
[0024]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构成对本发明的限制。本说明书中的“连接”包括直接连接，也包括间接连接；文中的“若干”或“数个”是指两个或两个以上。
[0025]图1为本发明中可编程振荡器的结构示意图，所述可编程振荡器包括校准信号产生模块110和可编程振荡模块120，其中所述校准信号产生模块110比较参考高频信号HCK和可编程振荡模块120输出的目标低频信号LCK以输出校准信号(图中表不为00、01...0η),所述可编程振荡模块120根 据所述校准信号来校准其输出的目标低频信号LCK。所述校准信号产生模块110通过比较所述参考高频信号HCK以及目标低频信号LCK以获得校准信号有很多种方法，通常，所述校准信号可以采用现有技术中的各种编码方式，如温度码、格雷码、补码等。
[0026]获得校准信号的一种最普遍的方法可以为:所述校准信号产生模块110在所述目标低频信号的一个周期内对所述参考高频信号进行计数，根据计数得到的计数值与标准值的差确定所述校准信号。在一个实施例中，为了便于理解，此处以常规带符号位的数据形式描述所述校准信号，但本发明的原理适用于各种编码技术。可以假设DO为符号位，高频时钟HCK频率为64MHz，低频时钟目标频率为32KHz，所述校准信号产生模块110可以通过计数形式产生所述校准信号。对于准确的32KHz频率的一个周期，需正好计满2000个(此例中的标准值)64MHz的HCK周期，如果计数超过2000个周期，则表明LCK周期偏长，可以将DO设为0，表明需减小LCK周期，Dl-Dn被设为减小LCK周期多少步。如果调整步长为0.5%，Dl-Dn构成的二进制数为40，则周期被缩短0.5%X (2n_40)。反之，如果计数小于2000个周期，则表明LCK周期偏短，可以将DO设为1，表明需增加LCK周期，Dl-Dn被设为增加LCK周期步数。如果调整步长为0.5%, Dl-Dn构成的二进制数为40，则周期被增加0.5%X 40=20%,即被增加至120%ο
[0027]也就是说，比较参考高频信号HCK以及之前产生的不精确的目标低频信号LCK来产生校准信号，然后通过所述校准信号来控制所述可编程振荡模块120中的可编程单元以得到精确的目标低频号LCK。
[0028]所述校准信号通常用于校准可编程振荡模块120中的可调节的器件或参数，如电阻、电容或电流等。[0029]所述可编程振荡模块120包括产生参考峰值电压的电阻、反复进行充放电的电容和对所述电容进行充电或放电的电流。
[0030]对应地，为了使得所述校准信号可以对产生参考峰值电压的所述电阻进行控制，所述电阻可以设计为若干个电阻单元串联的形式，部分或所有电阻单元中的每个都与一个开关并联，根据所述校准信号控制各个开关的导通或截止来调整所述电阻的电阻值，进而校准所述可编程振荡模块120输出的目标低频信号。其具体可以参见图2所示，其示出了校准信号对可编程振荡模块中电阻进行控制的示意图，所述电阻设置成串联的若干个电阻R00、R10、R11、R12、…、Rln，分别在串联的电阻RIO、RIO、Rll、R12、…、Rln上并联一个开关，如电阻RlO上并联一个开关S0，在电阻RlI上并联一个开关SI，依此类推；然后将所述校准信号D0、D1、D2、…、Dn分别连接在所述开关SO、S1、S2、…、Sn上以控制所述开关的导通和截止，从而可控制哪些电阻可串联到电阻ROO上去。据此，便可以通过所述校准信号对所述产生参考峰值的电阻的值进行编程调控。
[0031]为了使得所述校准信号可以对所述反复进行充放电的电容进行控制，可以将所述电容设置成若干个电容单元并联的形式，部分或所有电容单元中的每个都与一个开关串联，根据所述校准信号控制各个开关的导通或截止来调整所述电容的电容值，进而校准所述可编程振荡模块输出的目标低频信号。其具体可以参见图3所示，校准信号对可编程振荡模块中电容进行控制的示意图，所述电容设置成并联的若干个电容COO、CIO、ClUC12、…、Cln，对于电容C10、C10、C11、C12、…、Cln分别在其所在支路上串联一个开关，如电容ClO所在支路上串联一个开关SI，在电容Cl I所在支路上串联一个开关S2，依此类推。然后将所述校准信号DO、Dl、D2、…、Dn分别连接在所述开关S1、S2、S3、…、Sn上以控制所述开关的导通和截止，从而可控制哪些电容可并联到电容COO上去。据此，便可以通过所述校准信号对可进行反复 充放电的电容的值进行编程调控。
[0032]类似的，根据所述校准信号还可以调整可编程振荡模块120中对电容进行充放电的所述电流的大小，进而校准所述可编程振荡模块输出的目标低频信号。产生电流的支路也可以将其设置成类似于电容的并联形式，在部分或全部的电流支路上分别串联一开关，各个开关由所述校准信号控制。据此，便可以通过所述校准信号对电容进行充电或放电的电流的值进行编程调控。
[0033]在传统振荡器中，会尽量将电容电压下降时间做得很小。如果所述电容电压下降时间很长，这段时间相对工艺、温度、电源电压的依赖都很大，会直接导致振荡周期不准确。但是所述电容电压下降时间又不能太短，原因在于太短可能导致电容电压没有被完全放到零。这样充电电压的起点就不准确，随工艺、温度、电源电压的变化较大，从而影响了充电时间段的精度，也影响了振荡周期。而本发明中的可编程振荡模块输出的目标低频信号的频率与电容电压下降时间无关，从而使得输出的目标低频信号更加准确。
[0034]在一个实施例中，所述可编程振荡模块120包括第一振荡单元和第二振荡单元，其中每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、第一电流源、t匕较所述参考峰值电压和所述比较电压的比较电路和放电控制电路，其中基于第一振荡单元的第一电流源提供的电流对第一振荡单元的电容进行充电，第一振荡单元的比较电路在第一振荡单元中的比较电压大于或等于第一振荡单元中的参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电；基于第二振荡单元的第一电流源提供的电流对第二振荡单元的电容进行充电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于第二振荡单元中参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。
[0035]需要注意的是，上述所说的停止放电是指放电控制电路进入非放电状态，即在此状态下不可以将所述电容上的电释放掉，所说的开始放电是指放电控制电路进入放电状态，即在此状态下可以将所述电容上的电释放掉。
[0036]下面则通过图4和图5对所述可编程振荡模块120进行描述，需要特别说明的是，这里的可编程振荡模块也可以被称为振荡器。
[0037]图4为本发明中可编程振荡模块在一个实施例中的电路示意图，所述第一振荡单元包括第三NMOS管MN3、第四NMOS管MN4、第一 NMOS管MNl、第一反相器INVl、第一电流源111、第二电流源112和第一或非门NORl，第二振荡单元包括第五NMOS管MN5、第六NMOS管MN6、第二 NMOS管丽2、第二反相器INV2、第一电流源121、第二电流源122和第二或非门N0R2。
[0038]其中第一振荡单元中的所述第二电流源112的一端接电压VDD，另一端接所述第三NMOS管MN3的漏极，第三NMOS管MN3的源极与地之间串联一个所述用于产生参考峰值电压的电阻Rl (下面称为第一电阻Rl);第一振荡单元中的所述第一电流源Ill的一端接电压VDD，另一端接所述第四NMOS管MN4的漏极，第四NMO管MN4的源极与地之间串联一个所述用于产生比较电压的电容Cl (下面称为第一电容Cl);第三NMOS管丽3的栅极与其漏极以及第四NMOS管的MN4的栅极连接；第二振荡单元中的第二电流源122的一端接电压VDD，另一端接所述第五NMOS管丽5的漏极，第五NMOS管丽5的源极与地之间串联一个所述用于产生参考峰值电压的电阻R2 (下面称为第二电阻R2);第二振荡单元中的第一电流源121的一端接电压VDD，另一端接所述第六NMOS管MN6的漏极，第六匪O管MN6的源极与地之间串联一个所述用于产生比较电压的电容C2 (下面称为第二电容C2);第五NMOS管丽5的栅极与其漏极以及第六NMOS管的MN6的栅极连接；第一 NMOS管丽I与所述第一电容Cl并联，第二 NMOS管丽2与所述第二电容C2并联；第一振荡单元中的所述一电流源111经所述第一反相器INVl连接到第一或非门NORl的第一输入端1，第一 NMOS管MNl的栅极连接所述第一或非门NORl的第二输入端2，第一或非门NORl的输出端输出所述目标低频信号LCK ;第一振荡单元中的所述第一电流源121经所述第二反相器INV2连接到第二或非门N0R2的第二输入端2，第二 NMOS管MN2的栅极连接所述第二或非门N0R2的第一输入端I ;所述第一或非门NORl的输出端还与所述第二或非门N0R2的第一输入端I连接，所述第二或非门N0R2的输出端还与所述第一或非门NORl的第二输入端2连接；第一反相器INVl的输入端连接在第一电流源Ill和第四NMOS管MN4之间的一节点上，第二反相器INV2的输入端连接在第一电流源121和第六NMOS管MN6之间的一节点上。其中所述第一或非门NORl的输出端输出的信号为所述目标低频信号LCK。
[0039]其中第三NMOS管MN3、第四NMOS管MN4以及第一反相器INVl构成了第一振荡单元中的比较电路，以用于比较第一电阻Rl产生的参考峰值电压与第一电容Cl产生的比较电压；第一 NMOS管丽I为第一振荡单元中的放电控制电路，其在第一电容Cl产生的比较电压大于或等于第一电阻Rl产生的参考峰值电压时对所述第一电容Cl进行放电；第五NMOS管丽5、第六NMOS管MN6以及第二反相器INV2构成了第二振荡单元中的比较电路，以用于比较第二电阻R2产生的参考峰值电压与第二电容C2产生的比较电压；第二 NMOS管丽2为第二振荡单元中的放电控制电路，其在第二电容C2产生的比较电压大于或等于第二电阻R2产生的参考峰值电压时对所述第二电容C2进行放电；而第一或非门NORl以及第二或非门N0R2构成两个振荡单元共享的逻辑电路。
[0040]由此可知，第一振荡单元中的比较电路的输出控制所述逻辑电路中的第一或非门NORl的输出，进而可控制第二振荡单元中放电控制电路中丽2的导通与闭合；第二振荡单元中的比较电路的输出控制所述逻辑电路中的第二或非门N0R2的输出，进而可控制第一振荡单元中放电控制电路中丽I的导通与闭合。从而实现由比较电路控制放电控制电路的功能。由图5中的各个元件的连接关系可知，假设先对第一电容Cl充电，当一旦检测到第一电容Cl的电压VCl充到峰值时，第一反相器INVl输出端的A节点就变高，第一或非门NORl的输出信号LCK (即目标低频信号LCK)从高变低，第二电容C2开始充电，当第二电容C2未充到峰值前，第二反相器INV2的输出端的B节点为低电平，则第一 NMOS管丽I的栅极D点为高电平，第一电容Cl被放电。具体可参考图5所示，其中VCl为第一电容Cl的电压，VC2为第二电容C2的电压，在第一期间Tl，第一电容Cl在所述第一期间Tl的起点从其峰值开始放电至零，并维持零状态至所述第一期间Tl的终点；同时，第二电容C2在第一期间Tl的起点从零值开始充电，在第一期间Tl的终点充电至其峰值。随后，当所述第二电容C2充到峰值后，所述B点从低变高，所述D点变为低电平，所述第一 Cl开始充电，所述第一 Cl充电至峰值前，所述A点为低电平，所述目标低频信号LCK为高电平，第二电容C2被放电。具体可参考图5所示，即在第二期间T2，所述第一电容Cl在所述第二期间T2的起点从零值开始充电，在第二期间T2的终点充电至其峰值；同时，所述第二电容C2在第二期间T2的起点从峰值开始放电至零，并维持零状态至第二期间T2的终点。再随后，当第一电容Cl的电压VCI充到峰值时，所述A节点就变高，这样周而复始,振荡器就振荡起来。
[0041]在所述第一期间Tl时，所述目标低频信号LCK为低电平，在后续的第二期间T2时，所述目标低频信号LCK为高电平。可以看出，所述第一期间Tl和第二期间T2构成了目标低频信号LCK的一个周期。当第一电容Cl和第二电容C2不停地交替充放电时,就会输出周期为T1+T2的目标低频信号。
[0042]在本发明中，如果忽略比较器的延迟和逻辑电路(INV1，，INV2, NORl, N0R2)的延迟时间，所述可编程振荡器的振荡周期等于第一电容Cl的充电时间(即Tl)和第二电容C2的充电时间(即T2)之和，与第一电容Cl的放电时间和第二电容C2的放电时间无关，这样就提高了所述可编程振荡器的振荡周期精度。如果第三NMOS管丽3和第四NMOS管MN4的宽长比相等，第五NMOS管MN5和第六NMOS管MN6的宽长比相等，第一振荡单元中的第一电流源Ill和第二电流源112提供的电流相等，第二振荡单元中的第一电流源121和第二电流源122提供的电流相等，则在第一电容Cl充电过程中，其上的电压从零编导Ill.R1，这段时间第一电容Cl充电的电荷为Q1=I12.Rl.Cl，对应的充电电流为111，所以第一电容Cl 的充电时间 T1=Q1/I11=I12.Rl.C1/I11，其中 111=112，所以 Tl=Rl.Cl ;同理，第二电容C2的充电时间T2=R2 *C2，所述可编程振荡器的振荡周期为T=T1+T2=R1 -C1+R2 *C2。其中，Rl为第一电阻Rl的电阻值，Cl为第一电容Cl的电容值，R2为第二电阻R2的电阻值，C2为第二电容C2的电容值。
[0043]由此可知，所述目标低频信号LCK的周期仅与所述第一电容Cl的电容值、第二电容C2的电容值、第一电阻Rl的电阻值和第二电阻R2的电阻值有关，所以所述校准信号可以通过上述的方法(即图2或图3中所示的方法)来调节第一电容Cl、第二电容C2、第一电阻Rl和第二电阻R2的值以进一步调节所述目标低频信号的频率。
[0044]当然，如果第一电流源Ill和第二电流源112提供的电流的初始值不同时，或第一电流121和第二电流122的初始值不同时，均可以通过类似于上述电容的处理方式，通过所述校正数据信号对上述的电流进行调控校准。
[0045]除了图4中示出的一种可编程振荡模块的电路外，本发明还提供一种简化的可编程振荡模块的电路，如图6所示。图6中的可编程振荡器与图4中可编程振荡器的区别在于:本图中的可编程振荡模块省去了第二电阻R2、第二电流源122以及第五NMOS管MN5，而第六NMOS管MN6的栅极直接连接到第三NMOS管MN3的栅极。这样，MN3的栅极电压为MN4提供了电压偏置，此电压也可以作为MN6的电压偏置。图6中的可编程振荡器的工作原理与图4中的工作原理相似，设计上只需要满足第二振荡单元中的第一电流源121、第一振荡单元中的第一电流源111、第二电流源112提供的电流均相等，NMOS管丽3、MN4以及MN6的长宽比均相等即可，并由此可得:T1=R1.Cl, T2= (II.Rl).C2/I4=R1.C2。
[0046]上述图4和图6示出振荡单元中所述比较电路中的两个MOS管均为NMOS管，其在实际实现时，还可以采用PMOS管来实现，如将所述丽I替换为PMOS管MPl，将所述丽2替换为PMOS管MP2，将所述MN3、MN4、MN5以及MN6分别替换为PMOS管MP3、MP4、MP5以及MP6。对应地，图4中的电路变成:第一振荡单元中产生参考峰值电压的第一电阻Rl的一端接在电压VDD上，另一端接在MP3的源极上，MP3的漏极与地之间串联所述第二电流源112 ;第一振荡单元中产生比较电压的第一电容Cl的一端接在电压VDD上，另一端接在MP4的源极上，MP4的漏极与地之间串联所述第一电流源111，所述第一电流源Ill和第二电流源112的电流流向指向地；MP1与所述第一电容Cl并联；MP3的栅极与MP4的栅极连接；第二振荡单元中产生参考峰值电压的第二电阻R2的一端接在电压VDD上，另一端接在MP5的源极上，MP5的漏极与地之间串联所述第二电流源122 ;第二振荡单元中产生比较电压的第二电容C2的一端接在电压VDD上，另一端接在MP6的源极上，MP6的漏极与地之间串联所述第一电流源121，所述第一电流源121和第二电流源122的电流流向指向地；MP2与所述第二电容C2并联；MP5的栅极与MP6的栅极连接。其余的元件如第一反相器INVl、第一或非门NORl、第二反相器INV2以及第二或非门N0R2的连接均与图4中连接相同。
[0047]采用PMOS管后，MP3、MP4以及第一反相器INVl构成了第一振荡单元中的比较电路，以用于比较第一电阻Rl产生的参考峰值电压与第一电容Cl产生的比较电压；MP1为第一振荡单元中的充电控制电路，其在第一电容Cl产生的比较电压小于或等于第一电阻Rl产生的参考峰值电压时第一振荡单兀中的充电控制电路对所述第一电容Cl进行充电；MP5、MP6以及第二反相器INV2构成了第二振荡单元中的比较电路，以用于比较第二电阻R2产生的参考峰值电压与第二电容C2产生的比较电压；MP2为第二振荡单元中的充电控制电路，其在第二电容C2产生的比较电压小于或等于第二电阻R2产生的参考峰值电压时第二振荡单元中的充电控制电路对所述第二电容C2进行充电；而第一或非门NORl以及第二或非门N0R2构成两个振荡单元共享的逻辑电路。
[0048]由此可知，在采用PMOS管时，第一振荡单元中的比较电路的输出控制所述逻辑电路中的第一或非门NORl的输出，进而可控制第二振荡单元中充电控制电路中MN2的导通与闭合；第二振荡单元中的比较电路的输出控制所述逻辑电路中的第二或非门N0R2的输出，进而可控制第一振荡单元中充电控制电路中MNl的导通与闭合。从而实现，由比较电路控制充电控制电路的功能。
[0049]当然，对应于图6，也同样可以采用PMOS管替换现有的NMOS管，其原理与上述类似，这里就不再赘述。
[0050]综上所述，本发明提供的可编程振荡器可以利用高频率晶体振荡器的高频率信号产生一经校正后的精确的低频率信号，该低频率信号不受电容放电时间的影响，精确度高，且由于在应用中可以省去低频率晶体振荡器，从而节约了成本。
[0051]上述说明已经充分揭露了本发明的【具体实施方式】。需要指出的是，熟悉该领域的技术人员对本发明的【具体实施方式】所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述【具体实施方式】。
【权利要求】
1.一种振荡器，其特征在于，其包括第一振荡单元和第二振荡单元，其中每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、第一电流源、比较所述参考峰值电压和所述比较电压的比较电路和放电控制电路， 基于第一振荡单兀的第一电流源提供的电流对第一振荡单兀的电容进行充电，第一振荡单元的比较电路在第一振荡单元中的比较电压大于或等于第一振荡单元中的参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电， 基于第二振荡单元的第一电流源提供的电流对第二振荡单元的电容进行充电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于第二振荡单元中的参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。
2.根据权利要求1所述的振荡器，其特征在于:所述第一振荡单元和第二振荡单元共享一逻辑电路，所述逻辑电路包括第一或非门和第二或非门，每个振荡单元还包括第二电流源， 所述第一振荡单元中的比较电路包括第三NMOS管、第四NMOS管和第一反相器，第一振荡单元中的放电控制电路包括第一 NMOS管，其中第一振荡单元中的第二电流源的一端接电压，另一端接第三NMOS管的漏极，所述第三NMOS管的源极与地之间连接第一振荡单元中产生参考峰值电压的电阻，第一振荡单元中的第一电流源的一端接电压，另一端接第四NMOS管的漏极，所述第四NMOS管的源极与地之间连接第一振荡单元中产生比较电压的电容，第三NMOS管和第四NMOS管的栅极连接，第一 NMOS管与第一振荡单元中产生比较电压的所述电容并联，第四NMOS管的漏极 连接第一反相器的输入端， 所述第二振荡单元中的比较电路包括第五NMOS管、第六NMOS管和第二反相器，第二振荡单元中的放电控制电路包括第二 NMOS管，其中第二振荡单元中的第二电流源的一端接电压，另一端接第五NMOS管的漏极，所述第五NMOS管的源极与地之间连接第二振荡单元中产生参考峰值电压的电阻，第二振荡单元中的第一电流源的一端接电压，另一端接第六NMOS管的漏极，所述第六NMOS管的源极与地之间连接第二振荡单元中产生比较电压的电容，第二 NMOS管与第二振荡单元中产生比较电压的所述电容并联，第六NMOS管的漏极连接第二反相器的输入端， 第一反相器的输出与第一或非门的第一输入端连接，第一 NMOS管的栅极与第一或非门的第二输入端以及第二或非门的输出端连接，第一或非门的输出端与第二 NMOS管的栅极以及第二或非门的第一输入端连接，第二反相器的输出与第二或非门的第二输入端连接。
3.根据权利要求2所述振荡器，其特征在于:所述第三NMOS管和第四NMOS管的长宽比相等，所述第五NMOS管和第六NMOS管的长宽比相等，第一振荡单元中的第一电流源和第二电流源提供的电流相等，第二振荡单元中的第一电流源和第二电流源提供的电流相等。
4.一种振荡器，其特征在于，其包括第一振荡单元和第二振荡单元，其中两个振荡单元共享一个产生参考峰值电压的电阻，每个振荡单元还包括产生一比较电压的电容、第一电流源、比较所述参考峰值电压和所述比较电压的比较电路和放电控制电路， 基于第一振荡单兀的第一电流源提供的电流对第一振荡单兀的电容进行充电，第一振荡单元的比较电路在第一振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第一振荡单元的放电控制电路开始放电和第二振荡单元的放电控制电路停止放电， 基于第二振荡单元的第一电流源提供的电流对第二振荡单元的电容进行充电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第二振荡单元的放电控制电路开始放电和第一振荡单元的放电控制电路停止放电。
5.根据权利要求4所述的振荡器，其特征在于: 所述第一振荡单元和第二振荡单元共享一逻辑电路和第二电流源，所述逻辑电路包括第一或非门和第二或非门， 所述第一振荡单元中的比较电路包括第三NMOS管、第四NMOS管和第一反相器，第一振荡单元中的放电控制电路包括第一 NMOS管，其中第二电流源的一端接电压，另一端接第三NMOS管的漏极，所述第三NMOS管的源极与地之间连接产生参考峰值电压的电阻，第一振荡单元中的第一电流源的一端接电压，另一端接第四NMOS管的漏极，所述第四NMOS管的源极与地之间连接第一振荡单元中产生比较电压的电容，第三NMOS管和第四NMOS管的栅极连接，第一 NMOS管与所述电容并联，第四NMOS管的漏极连接第一反相器的输入端， 所述第二振荡单元中的比较电路包括第三NMOS管、第六NMOS管和第二反相器，其中第二振荡单元中的比较电路与第一振荡单元中的比较电路共享第三NMOS管，第二振荡单元中的放电控制电路包括第二 NMOS管，其中第二振荡单元中的第一电流源的一端接电压，另一端接第六NMOS管的漏极，所述第六NMOS管的源极与地之间连接第二振荡单元中产生比较电压的电容，第六NMOS管的栅极与所述第一振荡单元中第二电流源和第三NMOS管之间的一节点连接，第二 NMOS管与所述电容并联，第六NMOS管的漏极连接第二反相器的输入端， 第一反相器的输出与第一或非门的第一输入端连接，第一 NMOS管的栅极与第一或非门的第二输入端以及第二或非门的输出端连接，第一或非门的输出端与第二 NMOS管的栅极以及第二或非门的第一输入端连接，第二反相器的输出与第二或非门的第二输入端连接。
6.根据权利要求5所述的振荡器，其特征在于:所述第三NMOS管、第四NMOS管和第五NMOS管的长宽比均相等，第一振荡单元中的第一电流源、第二电流源和第二振荡单元中的第一电流源提供的电流均相等。
7.一种振荡器，其特征在于，其包括第一振荡单元和第二振荡单元，其中每个振荡单元包括产生参考峰值电压的电阻、产生一比较电压的电容、电流源、比较所述参考峰值电压和所述比较电压的比较电路和充电控制电路， 基于第一振荡单元的电流源提供的电流对第一振荡单元的电容进行放电，第一振荡单元的比较电路在第一振荡单元中的比较电压小于或等于第一振荡单元中的参考峰值电压时，通知第一振荡单元的充电控制电路开始充电和第二振荡单元的充电控制电路停止充电， 基于第二振荡单元的电流源提供的电流对第二振荡单元的电容进行放电，第二振荡单元的比较电路在第二 振荡单元中的比较电压小于或等于第二振荡单元中的参考峰值电压时，通知第二振荡单元的充电控制电路开始充电和第一振荡单元的充电控制电路停止充电。
8.一种振荡器，其特征在于，其包括第一振荡单元和第二振荡单元，其中两个振荡单元共享一个产生参考峰值电压的电阻，每个振荡单元还包括产生一比较电压的电容、电流源、比较所述参考峰值电压和所述比较电压的比较电路和充电控制电路， 基于第一振荡单元的电流源提供的电流对第一振荡单元的电容进行放电，第一振荡单元的比较电路在第一振荡单元中的比较电压小于或等于所述参考峰值电压时，通知第一振荡单元的充电控制电路开始充电和第二振荡单元的充电控制电路停止充电， 基于第二振荡单元的电流源提供的电流对第二振荡单元的电容进行放电，第二振荡单元的比较电路在第二振荡单元中的比较电压大于或等于所述参考峰值电压时，通知第二振荡单元的充电控制电路开始充电和第一振荡单元的充电控制电路停止充电。
【文档编号】H03B5/20GK103633939SQ201310680402
【公开日】2014年3月12日 申请日期:2011年8月26日 优先权日:2011年8月26日
【发明者】王钊, 尹航 申请人:无锡中星微电子有限公司