缓冲器、差分缓冲器以及传送器电路的制作方法
【专利摘要】本实用新型涉及缓冲器、差分缓冲器以及传送器电路。差分缓冲器结合电压模式缓冲器和电流注入，以实现与电流模式缓冲器关联的可调谐性，以及与电压模式缓冲器相关联的低电流和低功耗。
【专利说明】缓冲器、差分缓冲器以及传送器电路
【技术领域】
[0001]本实用新型涉及一种电路架构，尤其是涉及一种具有电流注入的差分电压模式缓冲器。
【背景技术】
[0002]由视频标准协会(Video Electronics Standards Association:VESA)颁布的DisplayPort标准描述了用来将视频源(譬如图像处理单元(GPU))连接至显示设备(譬如计算机显示器)的数字显示接口。DisplayPort接口包括I至4个通道，高速、压缩的数据通过该些通道传送(例如，每通道每秒传输1.62、2.7或5.4G比特)
[0003]相较于以前的显示接口标准，DisplayPort的一个优点在于其包括链路训练，能够使得在源中的传送器适配至不同的线缆长度。换言之，因为线缆传输信号时会发生信号衰减，因此训练序列确定了应用于在传送器的输出缓冲器处对数据信号中的高频成分进行“预加重”的合适的电平，从而确保一个有效的信号电平能够到达处于线缆另一端处的接收器。
[0004]兼容DisplayPort显示接口中的传统的高速传送器使用纯电流模式缓冲器或纯电压模式缓冲器作为输出缓冲器，以实施必要程度的预加重水平。传统的电流模式缓冲器在高速传送器中是有效的，但对于有些应用，其会消耗大量的电流。传统的电压模式缓冲器也是有效的，且其消耗的电流大大少于相应的电流模式缓冲器。尽管如此，在电压模式缓冲器中存在可调性和复杂性的权衡。也就是说，为了达到能够与电流模式缓冲器相当的可调性水平(即，在不同条件下实现所需的预加重水平)，输出缓冲的设计难度将会高的难以接受。
实用新型内容
[0005]本实用新型提出了一种具有电流注入的差分电压模式缓冲器，解决了现有技术中缓冲器不具备可调性以及功耗较高的问题。
[0006]依据本实用新型的一方面，提供了一种差分缓冲器，其特征在于，包括:延迟电路，其被配置为从串行数据流中产生一对或多对互补信号；第一电路，其被配置为产生差分输出信号的第一端，所述第一电路包括:第一电压模式电路，其能够配置为使用所述互补信号的第一子集来将第一集合的信号电平提供至来源于所述串行数据流的数据脉冲的第一子集；第一电流模式电路，其包括一个或多个第一电流源，所述一个或多个第一电流源能够配置为使用所述互补信号的第二子集来向所述差分输出信号的所述第一端注入电流或从所述差分输出信号的所述第一端移除电流，从而向所述数据脉冲的第二子集提供第二集合的信号电平。
[0007]特别地，所述的差分缓冲器进一步包括第二电路，其被配置为产生所述差分输出信号的第二端，所述第二电路包含第二电压模式电路，其能够配置为使用所述互补信号的第三子集来将第三集合的信号电平提供至对应于所述数据脉冲第一子集的所述数据脉冲第三子集；和第二电流模式电路，其包括一个或多个第二电流源，所述一个或多个第二电流源能够配置为使用所述互补信号的第四子集以来向所述差分输出信号的所述第二端注入电流或从所述差分输出信号的所述第二端移除电流，从而向对应于所述数据脉冲的所述第二子集的所述数据脉冲的第四子集提供第四集合的信号电平。
[0008]特别地，所述多对互补信号对应于所述串行数据流中的连续数据位。
[0009]特别地,所述串行数据流中的所述连续位对应由DisplayPort标准所指定的主标记脉冲、后标记脉冲和后标记2脉冲。
[0010]特别地，所述第一电压模式电路包括:第一集合的驱动器；第一集合的串联电阻，每个电阻与所述第一集合的驱动器中的一个驱动器的输出串联；第一选择电路，其用于从所述互补信号的所述第一子集中选择所述第一集合的驱动器中的每个驱动器的输入，从而驱动所述第一集合的驱动器的第一子集的输出为高，以及驱动所述第一集合的驱动器的第二子集的输出为低，从而配置第一分压器。
[0011]特别地，所述第一电流模式电路包括第一电流注入电流源，第一电流移除电流源以及用于选择性地将所述第一电流注入电流源和所述第一电流移除电流源连接至所述差分输出信号的所述第一端的第一选择电路。
[0012]特别地，所述差分缓冲器进一步包括互补信号发生器，其被配置为使用来自所述第一电路的输入来产生所述差分输出信号的第二端。
[0013]本实用新型的另一方面，提供了一种传送器电路，其包括作为输出缓冲器的差分缓冲器，所述传送器被配置为根据串行接口标准传送所述差分输出信号。
[0014]特别地，所述串行接口标准选自于DisplayPort标准、HDMI标准、串行ATA标准、PC1-E标准或USB标准的集合。
[0015]本实用新型另一方面，提供了一种缓冲器，包括:延迟电路，其被配置为从串行数据流中产生一个或多个控制信号；电压模式电路，其能够被配置为使用所述控制信号的第一子集来将所述缓冲器的输出信号的第一集合的信号电平提供至源于所述串行数据流的数据脉冲的第一子集；电流模式电路，其包括一个或多个电流源，所述一个或多个电流源能够被配置为使用所述控制信号的第二子集来向所述输出信号注入电流或从所述输出信号移除电流，从而向所述数据脉冲的第二子集提供所述输出信号处的第二集合的信号电平。
[0016]特别地，所述缓冲器的输出信号为差分信号。
[0017]特别地，所述控制信号对应于所述串行数据流中连续的数据位。
[0018]特别地,所述串行数据流中的连续位对应于如DisplayPort标准所指定的主标记脉冲、后标记脉冲以及后标记2脉冲。
[0019]本实用新型另一方面，提供了一种传送器，其包括缓冲器，所述传送器被配置为根据串行接口标准传输输出信号。
[0020]特别地，所述串行接口标准选自于DisplayPort标准、HDMI标准、SATA标准、PC1-E标准或USB标准的集合。
[0021]本实用新型可以产生对应串行数据流的差分信号。从所述串行数据流产生一对或多对的互补信号。通过配置电压模式电路利用所述互补信号的第一子集来将第一集合的信号电平提供至来源于所述串行数据流的数据脉冲的第一子集，来产生差分信号的第一端。一个或多个电流源被配置为利用所述互补信号的第二子集来向所述差分输出信号的所述第一端注入电流或从所述差分输出信号的所述第一端移除电流，从而向所述数据脉冲的第二子集提供第二集合的信号电平。
[0022]特别地，电压模式电路可以利用可配置的电压分压器进行实施。
[0023]特别地，所述电压模式电路可以利用其他电压电平设计进行实施于，包括但不限于一个或多个数模转换器(DAC)、放大器，和或其他电压源。
[0024]本实用新型通过将电压模式电路和电流模式电路相结合，使得缓冲器的效率得到了提高，并在实现所需的在不同条件下的预加重水平情况下，减少了电路的复杂性，降低了设计难度。
[0025]通过参照说明书和附图的剩下部分，本实用新型的性质和优点将被进一步理解。
【专利附图】
【附图说明】
[0026]图1示出了通过此述的差分缓冲器而实现的对数据信号的信号电平进行的调整；
[0027]图2依据DisplayPort标准示出了主标记、后标记以及后标记2脉冲之间的关系；
[0028]图3是高速串行接口的简化的方块图；
[0029]图4是差分缓冲器的一个具体实施例的简化的原理图；
[0030]图5是另一个实施例的简化图，包括在此所述地实施的缓冲器；
[0031]图6A-6C描述了图4中的电路不同的可选配置以生成差分信号。
【具体实施方式】
[0032]依据各种实施方式，描述了将电压模式缓冲器和电流注入相结合以实现与电流模式缓冲器相关联的可调性以及与电压模式缓冲器相关联的低电流和低功耗的差分缓冲器。
[0033]详细的实现将在应用于传送器电路中加以描述，该传送器电路遵从VESADisplayPort标准，第I版，2009年12月22日修改的修订版2，为了各种目的，该标准的全部被列入来做参照。但是，应该知道的是:可以容易地应用DisplayPort标准的任何版本或修订版来对此处介绍的实施例加以改变。而且，可以预期的此处的实施例可以应用在其他环境中。例如，可以预期的是此处的实施例兼容高清多媒体接口标准(High-DefinitionMultimedia Interface:HDMI)、串行高级技术附件标准(Serial Advanced TechnologyAttachment:SATA)、快捷外围部件互联标准(Peripheral Component InterconnectExpress:PCI_E)，以及USB标准。更一般地，本领域的技术人员容易理解的是，在此所描述的实施方式事实上可以在任何高速信号应用中实施。 申请人:所要求的全部保护范围应该因此不被限制于此处描述的具体示例。
[0034]DisplayPort标准1.2版(下文也称作DisplayPort)列举了可以应用于数据信号中每个“主标记”脉冲的四种不同的预加重水平，即每个数据位脉冲代表了相对于紧接在前的一个脉冲的逻辑电平转换。DisplayPort也指定了紧随主标记脉冲的数据位脉冲(即，后标记脉冲)以及该数据位脉冲后的脉冲(即，后标记2脉冲)对应的加重或减重的电平，但前提是这些数据位脉冲保持与主标记脉冲同样的逻辑电平。如果发生转换，根据定义，所述数据位脉冲是主标记脉冲，并将应用适当的预加重水平。参考图1能够理解这点。
[0035]图1示出了差分信号102，其中位脉冲序列代表序列“100010”。在对信号102中连续三个“O”比特的脉冲序列进行电平调整后，信号104与信号102相对应，且信号104是与DisplayPort兼容的信号,从而产生主标记脉冲106、后标记脉冲108以及后标记2脉冲110。如图所示，对主标记脉冲106进行了很大的加重，同时后标记脉冲108相对于主标记脉冲106明显地被减重，随后，后标记2脉冲110相对于主标记脉冲108被加重。任意后标记2脉冲以后的、表示同样逻辑电平的脉冲被保持在所述后标记2脉冲的电平，因为这些数据信号的低频部分不要求预加重。另一方面，如果后标记2脉冲的后面跟随着转换(例如，如图1中所示，从“O”至“I”)，将对数据信号的高频部分进行预加重。
[0036]主标记、后标记以及后标记2脉冲的相对信号电平在DisplayPort标准1.2版本中有所指出，对主标记和后标记2脉冲有16个允许的预加重组合(即这两脉冲每个均有4个电平)。可以通过参考图2中的图表来理解这些电平之间的关系，图2是这些关系的数学抽象图。在这图表中，输入数据信号(例如，数据信号102)被延迟两次(通过I比特延迟元件202)。对每个信号应用乘法器(系数分别是C0、C1和C2)，以产生代表主标记、后标记以及后标记2的信号。这些系数代表了各个位脉冲的相对信号电平。对产生的信号进行相力口。如图所示以及如该标准所述，相加之和始终为I。CO、Cl和C2，因此被称为“标准化抽头系数(normalized tap coefficients)，，。
[0037]图2还包括了源于DisplayPort标准抽头系数表(表I)，其表明主标记和后标记2均有4个有效预加重设置。表中的电平O代表OdB，电平I代表3.5dB,电平2代表6dB，电平3代表9.5dB。
[0038]图3是包括如此述实施的缓冲器的实施例的简化图。设备302 (譬如计算设备、手提电脑里的扩展插口等等)通过数据传输链路306 (例如，数字视频线缆)连接至设备304 (譬如，显示器)。设备302中的传送器308传送高速数据至设备304中的接收器310。传送器308包括信号检测器312以及平衡器314，检测器308用于确定何时有效的输入数据信号将会出现，平衡器314用于调整输入数据信号的电平至为了由输出缓冲器316施加任何预加重的合适范围，输出缓冲器316通过链路306传输输出数据信号至接收器310。
[0039]输出缓冲器400的详细实施方式将参考图4进行描述，该实施方式可以用于，例如，实施图3中的输出缓冲器316。输出缓冲器400使用了电压模式和电流模式控制相结合来提供高度的可调性，从而达到由DisplayPort标准1.2版本中指定的主标记、后标记以及后标记2脉冲所需的驱动电平。应该注意的是，图4中的电路描述了产生传送器差分数据信号的一端(OUTP)。差分信号另一端(OUTN)可以由类似的具有和所述极性相反的电路生成。可选地，差分信号的一端可以由互补信号发生器利用差分信号另外一端作为输入而产生。应该注意的是，输出缓冲器400体现的基础设计可以用于实施多种高速接口。
[0040]延迟电路402基于数据信号和时钟信号产生三对互补输出。一对输出(Xn, Xn-)代表了当前数据位，另一对(X(n-l)，X(n-l)-)代表紧邻当前数据位的前一数据位，第三对(X(n-2)，X(n-2)_)代表了当前数据位的前两位的数据位。能够理解的是，在特定条件下，这些信号可以代表后标记2、后标记以及主标记脉冲。还应该注意的是，延迟电路402的输出可以被产生传送器差分输出信号(0UTP和0UTN)的两端的电路使用。图4的其他部分描述了该差分输出信号仅一端(OUTP)的电路。
[0041]电压模式预加重电路404为传送器提供了主要预加重驱动，由后标记2电路406在一定条件下提供电流注入或移除，来实现所需的主标记、后标记以及后标记2脉冲信号电平间的关系。该电路可以是单端电路或差分电路。[0042]如图所示，电压模式电路404包括多个信号通道(N+M)，每个均包含3个2至I的复用器(408、409和410)、驱动器412以及串联电阻414。复用器408、409和410的控制(由编程输入PROGl代表)选择4个可得到的输入gnd、Xn、Xn-或X (n_l)-中的一个作为每个驱动器412的输入。选择输入gnd来以提供掉电功能。产生传送器差分信号另外一端(OUTN)的对应电路的输入可以与这些信号互补。
[0043]根据该控制，N个驱动器被驱动至高，同时M个驱动器被驱动至低，即复用器的控制确定了 N: M的比值。这样，依次地，确定OUTP的输出摆动。换言之，电压模式电路404实施可配置分压器，其中，N个并联电阻被上拉至正电源(未示出)，M个并联电阻被下拉至负电源(未示出)。这些电阻包括串联电阻414和每条信号通路的驱动器412的输出阻抗。N: M的比值可以被控制，以实现所需的信号电平摆动，从而实现给定信号条件预加重的适当水平。由于N+M的和是定值，这为传送器的传输线阻抗匹配确保了基本上恒定的输出阻抗。可以修改类似的电压模式预加重电路，以产生互补信号。
[0044]依据具体的实施例，信号通路的数目为10，每条通路的关联电阻是500欧姆，提供了分压器的分压范围为约0.01至约0.5，以及基本上恒定的50欧姆输出阻抗。控制逻辑(例如，PR0G1)对代表4个摆幅设置的两个控制位和代表4个预加重设置的两个控制位进行解码，从而提供对电压模式电路404的复用器的控制。表2给出了每个驱动器(例如，驱动器412)针对不同摆幅和预加重设置的输入关系。
[0045]表2驱动器在不同摆幅和预加重设置的输入关系
[0046]
【权利要求】
1.一种差分缓冲器，其特征在于，包括: 延迟电路，其被配置为从串行数据流中产生一对或多对互补信号； 第一电路，其被配置为产生差分输出信号的第一端，所述第一电路包括: 第一电压模式电路，其能够配置为使用所述互补信号的第一子集来将第一集合的信号电平提供至来源于所述串行数据流的数据脉冲的第一子集； 第一电流模式电路，其包括一个或多个第一电流源，所述一个或多个第一电流源能够被配置为使用所述互补信号的第二子集来向所述差分输出信号的所述第一端注入电流或从所述差分输出信号的所述第一端移除电流，从而向所述数据脉冲的第二子集提供第二集合的信号电平。
2.根据权利要求1所述的差分缓冲器，其特征在于，进一步包括第二电路，其被配置为产生所述差分输出信号的第二端，所述第二电路包含: 第二电压模式电路，其能够配置为使用所述互补信号的第三子集来将第三集合的信号电平提供至对应于所述数据脉冲第一子集的所述数据脉冲第三子集；和 第二电流模式电路，其包括一个或多个第二电流源，所述一个或多个第二电流源能够被配置为使用所述互补信号的第四子集以来向所述差分输出信号的所述第二端注入电流或从所述差分输出信号的所述第二端移除电流，从而向对应于所述数据脉冲的所述第二子集的所述数据脉冲的第四子集提供第四集合的信号电平。
3.根据权利要求1所述的差分缓冲器，其特征在于，所述多对互补信号对应于所述串行数据流中的连续数据位。
4.根据权利要求2所述的差分缓冲器，其特征在于，所述串行数据流中的连续位对应由DisplayPort标准所指定的主标记脉冲、后标记脉冲和后标记2脉冲。
5.根据权利要求1所述的差分缓冲器，其特征在于，所述第一电压模式电路包括: 第一集合的驱动器； 第一集合的串联电阻，每个所述电阻与所述第一集合的驱动器中的一个相应驱动器的输出串联；和 第一选择电路，其用于从所述互补信号的所述第一子集中为所述第一集合的驱动器中的每个驱动器选择输入，从而驱动所述第一集合的驱动器的第一子集的输出为高，以及驱动所述第一集合的驱动器的第二子集的输出为低，从而配置第一分压器。
6.根据权利要求1所述的差分缓冲器，其特征在于，所述第一电流模式电路包括第一电流注入电流源，第一电流移除电流源以及用于选择性地将所述第一电流注入电流源和所述第一电流移除电流源连接至所述差分输出信号的所述第一端的第一选择电路。
7.根据权利要求1所述的差分缓冲器，其特征在于，进一步包括互补信号发生器，其被配置为使用来自所述第一电路的输入来产生所述差分输出信号的第二端。
8.—种传送器电路，其特征在于，其包括如权利要求1所述的、作为输出缓冲器的差分缓冲器，所述传送器被配置为根据串行接口标准传送所述差分输出信号。
9.如权利要求8所述的传送器电路，其特征在于，所述串行接口标准选自于DisplayPort标准、HDMI标准、串行ATA标准、PC1-E标准或USB标准的集合。
10.一种缓冲器，其特征在于，包括: 延迟电路，其被配置为从串行数据流中产生一个或多个控制信号；电压模式电路，其能够被配置为使用所述控制信号的第一子集来将所述缓冲器的输出信号的第一集合的信号电平提供至源于所述串行数据流的数据脉冲的第一子集； 电流模式电路，其包括一个或多个电流源，所述一个或多个电流源能够被配置为使用所述控制信号的第二子集来向所述输出信号注入电流或从所述输出信号移除电流，从而向所述数据脉冲的第二子集提供所述输出信号处的第二集合的信号电平。
11.如权利要求10所述的缓冲器，其特征在于，所述缓冲器的输出信号为差分信号。
12.如权利要求10所述的缓冲器，其特征在于，所述控制信号对应于所述串行数据流中连续的数据位。
13.如权利要求12所述的缓冲器，其特征在于，所述串行数据流中的连续位对应于如DisplayPort标准所指定的主标记脉冲、后标记脉冲以及后标记2脉冲。
14.一种传送器电路，其特征在于，其包括根据权利要求10所述的缓冲器，所述传送器被配置为根据串行接口标准传输所述输出信号。
15.如权利要求14所述 的传送器电路，其特征在于，所述串行接口标准选自于DisplayPort标准、HDMI标准、串行ATA标准、PC1-E标准或USB标准的集合。
【文档编号】H03K19/0175GK203691373SQ201320699198
【公开日】2014年7月2日 申请日期:2013年11月6日 优先权日:2013年3月15日
【发明者】K·W·蔡 申请人:百利通半导体公司