专利名称：缓冲器电路和有机发光显示器的制作方法
技术领域：
本发明涉及一种缓冲器电路及具有使用上述缓冲器电路的数据集成电路的有机发光显示器，尤其是，涉及其中对阈值电压进行补偿从而提供正确输出电压的缓冲器电路及具有使用上述缓冲器电路的数据集成电路的有机发光显示器。
背景技术：
最近，已经开发出了各种平板显示器，并且由于CRT显示器相对笨重，它们已经代替了阴极射线管(CRT)显示器。平板显示器包括液晶显示器(LCD)、场致发光显示器(FED)、等离子体显示面板(PDP)以及有机发光显示器(OLED)等。
在平板显示器中，有机发光显示器可以通过电子-空穴的重新结合而自发光。这种有机发光显示器具有响应时间相对较快和能量消耗相对较低的优点。通常，有机发光显示器使用在每个像素上提供的晶体管来向有机发光二极管提供与数据信号相对应的电流，从而使得有机发光二极管发光。
有机发光显示器基于外部数据产生数据信号，并通过数据线将数据信号提供到像素，从而显示具有所需亮度的图像。使用至少一个数据集成电路来将外部数据转换为数据信号。
数据集成电路将外部数据变换为与灰度相对应的电压，并将电压作为数据信号通过缓冲器电路施加到数据线。此外，在每一像素中，将通过数据线提供的与数据信号的电压相对应的电流施加到有机发光二极管，从而显示预定的图像。
在数据集成电路中，缓冲器电路应理想地将数据信号传送到数据线，而没有任何电压降。然而，由于它包括多个晶体管，缓冲器电路实际传送到数据线的数据信号具有与晶体管的阈值电压差不多的电压降，所以像素不能显示具有期望亮度的图像。
发明内容
因此，本发明的一个方面是提供一种缓冲器电路及具有使用上述缓冲器电路的数据集成电路的有机发光显示器，其中补偿了阈值电压从而可提供正确的输出电压。
本发明的前述的和/或其他方面是通过提供一种缓冲器电路来实现的，该缓冲器电路包括用于通过第一端接收灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端连接的第一端并且提供电压的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且该第一晶体管控制电流从第一电源流到数据线，从而提供与由第三电容器提供的电压相应的灰度电压到数据线。
本发明的另一方面是通过提供一种数据集成电路实现的，该数据集成电路包括移位寄存器部分；锁存部分，用于存储与从移位寄存器部分顺序提供的信号相应的数据；D/A变换器，用于产生与数据的灰度级相应的灰度电压；以及多个缓冲器，用于将灰度电压提供到数据线。每个缓冲器包括用于通过第一端接收外部灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端相连的第一端的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且控制电流从第一电源流到数据线，从而将与由第三电容器提供的电压相应的灰度电压施加到数据线。
本发明的又一方面是通过提供一种有机发光显示器来实现的，该有机发光显示器包括多条扫描线和数据线；用于提供扫描信号到扫描线的扫描驱动器；以及数据驱动器，其包括多个连接到各条数据线的缓冲器，并施加数据信号到数据线。每个缓冲器包括通过第一端接收外部灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端连接的第一端的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且控制电流从第一电源流到数据线，从而将与由第三电容器提供的电压相应的灰度电压施加到数据线。
通过参考下面的详细说明，当结合相关附图考虑时，本发明的更全面准确的理解和许多伴随的优越性将很容易理解，在图中，同样的参考标记代表同样或类似部件，其中图1说明了根据本发明实施例的有机发光显示器；图2是图1的数据集成电路的第一实施例的方块图；图3是图1的数据集成电路的第二实施例的方块图；图4是图2和图3的缓冲器电路的第一实施例的电路图；图5示出了提供到图4的缓冲器电路的信号的波形；图6示出了提供到图4的节点的信号的波形；图7是图2和图3的缓冲器电路的第二实施例的电路图；以及图8示出了提供到图7的缓冲器电路的信号的波形。
具体实施例方式
下面，参照附图描述按照本发明的最佳实施例，其中，将提供本发明的最佳实施例，使得本领域技术人员能够容易地理解。
图1说明了根据本发明实施例的有机发光显示器。
参考图1，根据本发明实施例的有机发光显示器包括像素部分130，包括在多条扫描线S1到Sn与多条数据线D1到Dm交叉的区域中形成的多个像素140；扫描驱动器110，用于驱动扫描线S1到Sn；数据驱动器120，用于驱动数据线D1到Dm；以及定时控制器150，用于控制扫描驱动器110和数据驱动器120。
扫描驱动器110响应于由定时控制器150提供的扫描控制信号SCS而产生扫描信号，且将所产生的扫描信号顺序提供到扫描线S1到Sn。更进一步，扫描驱动器110响应于扫描控制信号SCS而产生发光控制信号，并将所产生的发光控制信号顺序提供到发光控制线E1到En。
数据驱动器120响应由定时控制器150提供的数据控制信号DCS而产生数据信号，并将所产生的数据信号提供到数据线D1到Dm。为此，数据驱动器120包括至少一个数据集成电路129。数据集成电路129将外部数据转换为数据信号，并将它提供到数据线D1到Dm。数据集成电路的129详细配置将随后描述。
定时控制器150响应于外部同步信号而产生数据控制信号DCS和扫描控制信号SCS。将由定时控制器150产生的数据控制信号DCS提供到数据驱动器120，且将扫描控制信号SCS提供到扫描驱动器110。更进一步，定时控制器150重新整理外部数据并将它提供到数据驱动器120。
像素部分130从外部源接收第一电源ELVDD和第二电源ELVSS。提供到像素部分130的第一电源ELVDD和第二电源ELVSS被传送到每个像素140。接着，接收第一电源ELVDD和第二电源ELVSS的像素140显示相应于由数据集成电路129传送的数据信号的图像。
图2为图1的数据集成电路的第一实施例的方块图。在这种情况下，数据集成电路129包括与j条数据线连接的j个通道，其中，j为自然数。
参考图2，根据第一实施例的数据集成电路129包括移位寄存器部分121，用于顺序产生取样信号；取样锁存部分122，用于响应于取样信号而顺序存储数据Data；保持锁存电路123，用于临时存储取样锁存部分122的数据Data，并将所存储的数据Data传送到数字/模拟变换器(此后，称为“DAC”)125；DAC 125，用于产生相应于数据Data的灰度的灰度电压；以及缓冲器部分126，用于提供灰度电压到数据线D。
移位寄存器部分121从定时控制器150接收源移位时钟SSC和源启动脉冲SSP。接收源移位时钟SSC和源启动脉冲SSP的移位寄存器部分121将源启动脉冲SSP移位源移位时钟SSC的每一周期，因此，顺序产生j个取样信号。为此，移位寄存器部分121包括j个移位寄存器。
取样锁存部分122响应于由移位寄存器部分121顺序提供的取样信号而顺序存储数据Data。在这方面，取样锁存部分122包括j个取样锁存器以存储j个数据Data。另外，取样锁存器的每个尺寸相应于数据Data的位。例如，在k位数据Data的情况下，每一取样锁存器具有与k位相应的尺寸。
当从定时控制器150接收到源输出使能信号SOE时，保持锁存电路123接收并存储来自取样锁存部分122的数据Data。另外，当从定时控制器150接收到源输出使能信号SOE时，保持锁存电路123将存储在其中的数据Data提供到DAC 125。为此，保持锁存电路123包括与取样锁存部分122中提供的j个取样锁存器相同数目的保持锁存器。另外，保持锁存器的每一尺寸被提供用来存储与取样锁存部分122的取样锁存器中存储的k位同样数目的位。
DAC 125产生与数据Data的位(例如，灰度级)相应的灰度电压，并将灰度电压提供给缓冲器部分126。
缓冲器部分126将来自DAC 125的数据信号传送到j条数据线D1到Dj。为此，缓冲器部分126包括j个缓冲器127。每个缓冲器127接收数据信号并将其传送到数据线D1到Dj。在这方面，由于所提供的晶体管的阈值电压，缓冲器127没有任何电压降地将数据信号传送到数据线D1到Dj。
同时，根据本发明的实施例，可在如图3中的保持锁存部分123与DAC125之间另外提供电平移位部分124，图3为图1的集成电路的第二实施例的方块图。电平移位部分124增加由保持锁存部分123提供的数据Data的电压电平，并且接着将其提供到DAC 125。如果将具有高电压电平的数据Data从外部系统直接提供到数据集成电路129，则根据高电压电平需要电路元件，从而增加了产品成本。因此，根据本发明实施例的数据集成电路129最好从外部系统接收具有低电压电平的数据Data，并且采用电平移位部分124来增加数据Data的电压。
图4为图2和图3的缓冲器电路的第一实施例的电路图，图5示出了提供到图4的缓冲器电路的信号的波形。
参考图4和图5，根据第一实施例的缓冲器127包括第一变换器127a；第二变换器127b；连接在数据线D和用于第三电源VVDD的第三电源线之间的第一晶体管M1；连接在DAC 125和第一变换器127a之间的第二晶体管M2和第一电容器C1；连接在第一变换器127a与第二变换器127b之间的第二电容器C2；以及连接在第二变换器127b与第一晶体管M1之间的第三电容器C3。
另外，根据第一实施例的缓冲器127包括连接在用于第四电源VVSS的第四电源线与用作第二晶体管M2和第一电容器C1的公共端的第一节点N1之间的第三晶体管M3；连接在第三电源线与用作第三电容器C3和第一晶体管M1的公共端的第六节点N6之间的第四晶体管M4；连接在第四电源线与用作第一晶体管M1和数据线D的公共端的第七节点N7之间的第五晶体管M5；连接在第一变换器127a的输入端(例如，第二节点N2)与输出端(例如，第三节点N3)之间的第六晶体管M6；连接在第二变换器127b的输入端(例如，第四节点N4)与输出端(例如，第五节点N5)之间的第七晶体管M7；以及连接在第二节点N2与第七节点N7之间的第四电容器C4。
第一晶体管M1相应于施加到第六节点N6的电压控制电流从第三电源线流到第七节点N7。在该点，第一晶体管M1提供电流直到灰度电压Vga被施加到第七节点为止。在这点上，施加到第七节点N7的灰度电压Vga作为数据信号被提供给像素140。
响应于第一控制信号S1，第二晶体管M2将灰度电压Vga从DAC 125提供到第一节点N1。
响应于第二控制信号S2，第三晶体管M3将第四电源线VVSS与第一节点N1电连接。在这点上，第四电源VVSS具有比第三电源VVDD更低的电压电平，例如，它可能具有接地电压电平GND。此后，假定第四电源VVSS具有接地电压电平GND。如图5所示顺序提供第一和第二控制信号S1和S2。另外，DAC 125响应于第一控制信号S1而提供灰度电压Vga。
第四晶体管M4响应于第一控制信号S1而提供第三电源VVDD到第六节点N6。当第三电源VVDD的电压被施加到第六节点N6时，施加到第一晶体管M1的栅极端和源极端的电压是相等的，从而截止第一晶体管M1。
第五晶体管M5响应于第一控制信号S1而施加第四电源VVSS的电压到第七节点N7(例如，数据线D)。接着，第七节点N7的电压被第四电源VVSS的电压初始化。
第一变换器127a包括第八晶体管M8和第九晶体管M9，它们的掺杂类型是不同的，且它们连接在第三电源VVDD和第四电源VVSS之间。例如，第八晶体管M8为p型，而第九晶体管M9为n型。在这点上，第八晶体管M8和第九晶体管M9的每个栅极端连接到第一电容器C1(例如，第二节点N2)，且由此被第一电容器C1提供的电压控制。
第六晶体管M6连接在第一变换器127a的输入端N2和输出端N3之间，且响应于第一控制信号S1而导通。当第六晶体管M6导通时，输入端N2和输出端N3处的电压是相等的。
第二变换器127b包括第十晶体管M10和第十一晶体管M11，它们的搀杂类型不同，且它们连接在第三电源VVDD和第四电源VVSS之间。例如，第十晶体管M10为p型，而第十一晶体管M11为n型。在这点上，第十晶体管M10和第十一晶体管M11的每个栅极端连接到第二电容器C2(例如，第四节点N4)，且由此被第二电容器C2提供的电压控制。
第七晶体管M7连接在第二变换器127b的输入端N4和输出端N5之间，且响应于第一控制信号S1而导通。当第七晶体管M7导通时，第二变换器127b的输入端N4和输出端N5处的电压相等。
第四电容器C4连接在第七节点N7与第二节点N2之间。在这种情况下，第四电容器C4将缓冲器127的输出电压，例如，施加到第七节点N7的电压，馈送到第二节点N2。即，施加到第二节点N2的电压改变为施加到第七节点N7的电压。当施加到第七节点N7的电压等于灰度电压Vga时，第一晶体管M1截止。
将参考图5描述根据第一实施例的缓冲器的操作。首先，从外部源提供第一控制信号S1。由于提供了第一控制信号，第二晶体管M2、第六晶体管M6、第七晶体管M7、第四晶体管M4和第五晶体管M5被导通。
当导通第六晶体管M6时，第二节点N2和第三节点N3电连接。当第二节点N2和第三节点N3电连接时，第三电源VVDD的电压分别一半施加到第二节点N2上，一半施加到第三节点N3上。类似地，当第七晶体管M7导通时，第三电源VVDD的电压一半施加到第四节点N4上，一半施加到第五节点N5上。
当导通第二晶体管M2时，灰度电压Vga通过DAC 125施加到第一节点N1。接着，第一电容器C1被充电以相应于灰度电压Vga与施加到第二节点N2的电压之差的电压(大约1/2VVDD)。在这点上，施加到第二节点N2的电压是不变的，所以充到第一电容器C1的电压根据灰度电压Vga而改变。
当导通第四晶体管M4时，第三电源VVDD的电压被提供到第六节点N6。当第三电源VVDD的电压被施加到第六节点N6时，截止第一晶体管M1。另外，对第三电容器C3充电以相应于分别施加到第五节点N5和第六节点N6上的电压之差的电压。例如，对第三电容器C3充电以大约第三电源1/2VVDD的一半的电压。
当导通第五晶体管M5时，将第四电源VVSS提供到第七节点N7。由于第四电源VVSS的电压被提供到第七节点N7，第四电容器C4被充电以相应于分别施加到第二节点N2的电压和第四电源VVSS之差的电压。
然后，第一控制信号S1被中断，并且提供第二控制信号S2，从而导通第三晶体管M3。当第三晶体管M3被导通时，第四电源VVSS的电压被施加到第一节点N1。因此，施加到第一节点N1的电压从灰度电压Vga下降到第四电压VVSS的电压。
由于施加到第一节点N1的电压下降，施加到通过第一电容器C1与第一节点N1相连的第二节点N2的电压也下降。例如，施加到第二节点N2的电压下降到与第一电压V1的绝对值(参考图6，其示出了提供到图4的节点的信号的波形)一样小的值。
第二节点N2处的电压降根据灰度电压Vga来确定。换句话说，如果灰度电压Vga高，则在第二节点N2处的电压降也高。反之，如果灰度电压Vga低，则在第二节点N2处的电压降也低。
第二节点N2处的电压被施加到第一变换器127a。在这点上，第二节点N2的电压下降，所以在第一变换器127a提供的第八晶体管M8导通。接着，将预定电压施加到第三节点N3，即、第一变换器127a的输出端，从而增加第三节点N3的电压。由于施加到第三节点N3的电压增加，连接到第三节点N3的第四节点N4的电压也被第二电容器C2增加。在这点上，第四节点N4的电压增加到与第二电压V2的绝对值一样高，第二电压V2的绝对值比第一电压V1的绝对值高(参考图6)。
第四节点N4的电压被施加到第二变换器127b。在该点，第四节点N4的电压增加，使得第二变换器127b提供的第十一晶体管M11导通。接着，将预定电压施加到第五节点N5，即、第二变换器127b的输出端，从而使得第五节点N5的电压下降。由于施加到第五节点N5的电压下降，通过第三电容器C3与第五节点N5连接的第六节点N6的电压也下降。在这点上，第六节点N6的电压下降到与比第二电压V2的绝对值更大的第三电压V3的绝对值一样小的值(参考图6)。
由于第六节点N6的电压下降，第一晶体管M1被导通。当导通第一晶体管M1时，预定电流被第三电源VVDD施加到第七节点N7。在这种情况下，由于大于灰度电压Vga的第三电压V3的绝对值被施加到第六节点N6，一个相对大的电流量通过第一晶体管M1被施加到第七节点N7，因此，快速地将第七节点N7的电压增加到灰度电压Vga。当第七节点N7具有灰度电压Vga的值时，第一晶体管M1截止。
尤其是，当施加灰度电压Vga到第七节点N7时，第二节点N2的电压也通过第四电容器C4相应于灰度电压Vga增加。由于第二节点N2的电压增加，施加到第四节点N4上的电压被第一变换器127a下降。当第四节点N4的电压下降时，第六节点N6的电压被第二变换器127b增加，从而截止第一晶体管M1。根据本发明，当施加灰度电压Vga到第七节点N7时，即施加到数据线D时，第一晶体管M1截止。于是，无论晶体管的阈值电压如何，灰度电压Vga都被正确地施加到数据线D。
如上所述，根据第一实施例的缓冲器127无论晶体管的阈值电压如何，均施加灰度电压Vga。即，无论晶体管的阈值电压如何，缓冲器127均施加灰度电压Vga，从而它适于驱动宽屏幕和高分辨率的平板。更进一步地，根据第一实施例，将绝对值高于灰度电压的电压施加到第一晶体管M1的栅极端，从而提高了平板驱动速度。
图7为图2和图3的缓冲器电路的第二实施例的电路图，图8示出了提供到图7的缓冲器电路的信号的波形。在对图7的描述中，将省略关于同于图4的配置的重复的描述。
参考图7和8，在根据第二实施例的缓冲器127中，第四晶体管M4连接在第一晶体管M1的栅极端和漏极端之间。于是，当导通第四晶体管M4时，第一晶体管M1象二极管一样被连接。实际上，除了第四晶体管M4的配置以外，根据第二实施例的缓冲器具有与第一实施例同样的配置。
缓冲器127的操作如下。首先，从外部源同时提供第一控制信号S1和第三控制信号S3。第三控制信号S3的脉冲宽度比第一控制信号S1窄。于是，第三控制信号S3在第一控制信号S1下降之前下降。当提供第三控制信号S3和第一控制信号S1时，第二晶体管M2、第六晶体管M6、第七晶体管M7、第四晶体管M4和第五晶体管M5被导通。
当导通第六晶体管M6和第七晶体管M7时，相应于第三电源VVDD的一半的电压被施加到第二节点N2、第三节点N3、第四节点N4、和第五节点N5。当导通第二晶体管M2时，通过DAC 125将灰度电压Vga施加到第一节点N1。接着，第一电容器C1相应于灰度电压Vga与施加到第二节点N2的电压(大约1/2VVDD)之差的电压被充电。
当导通第五晶体管M5时，第七节点N7的电压下降到第四电源VVSS。然后，第三控制信号S3被中断，从而截止第五晶体管M5。由于第五晶体管M5被截止，从电源电压VCC中减去第一晶体管M1的阈值电压所得到的电压被施加到第六节点N6，因此截止第一晶体管M1。
此后，第一控制信号S1被截止，接着提供第二控制信号S2，使得第三晶体管M3导通，从而将第三电源VVSS的电压施加到第一节点N1。接着，施加到第一节点N2的电压从灰度电压Vga下降到第三电源电压VVSS，从而使第二节点N2的电压下降。当第二节点N2的电压下降时，第三节点N3和第四节点N4的电压被第一变换器127a增加。在这种情况下，第四节点N4增加的电压具有比第二节点N2的电压降更大的绝对值。
当第四节点N4的电压增加时，第五节点N5和第六节点N6的电压被第二变换器127b下降。此时，第六节点N6的电压降具有比第四节点N4增加的电压更大的绝对值。当第六节点N6的电压下降时，由P型形成的第一晶体管M1导通，于是从第三电源VVDD施加预定的电流到第七节点N7。另外，当将灰度电压Vga施加到第七节点N7时，截止第一晶体管M1。在这方面，施加到第七节点N7的灰度电压Vga作为数据信号被施加到数据线D。
同时，当将灰度电压Vga施加到第七节点N7时，连接到第七节点N7的第二节点N2的电压被第四电容器C4增加。接着，第四节点N4的电压下降，从而第六节点N6的电压增加。由于第六节点N6的电压增加，p型第一晶体管M1被截止。
如上所述，本发明提供一种缓冲器电路和具有采用这种缓冲器电路的数据集成电路的有机发光显示器，其中，无论晶体管的阈值电压如何，均施加灰度电压。根据本发明的实施例，无论晶体管的阈值电压如何，缓冲器均施加灰度电压，从而它适于驱动宽屏幕和高分辨率的平板。
尽管已经说明和描述了一些本发明的实施例，本领域技术人员可以理解，在不脱离本发明的宗旨和精神的前提下，本发明的实施例可以进行改变，本发明的保护范围在权利要求和它的等同物中定义。
权利要求
1.一种缓冲器，包括用于通过第一端接收灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端连接的第一端且提供电压的第三电容器；和与第三电容器的第二端连接的第一晶体管，并且该第一晶体管控制电流从第一电源流到数据线，从而提供与由第三电容器提供的电压相应的灰度电压到数据线。
2.根据权利要求1所述的缓冲器，其中第三电容器提供电压到第一晶体管，并且由第三电容器提供到第一晶体管的电压的绝对值高于灰度电压。
3.根据权利要求1的缓冲器，进一步包括与第一电容器的第一端连接的第二晶体管，并且其响应于第一控制信号而提供灰度电压到第一电容器；连接在第一电容器的第一端与第二电源之间的第三晶体管，并且其由第二控制信号控制；连接在第三电容器的第二端与第一电源之间的第四晶体管，并且其由第一控制信号控制；以及连接在数据线与第二电源之间的第五晶体管，并且其由第一控制信号控制。
4.根据权利要求3的缓冲器，其中第一电源具有比第二电源高的电压。
5.根据权利要求3的缓冲器，进一步包括连接在第一变换器的输入端与第五晶体管和数据线共同连接到的公共端之间的第四电容器，并且其根据施加到公共端的电压来控制施加到第一变换器的电压。
6.根据权利要求5的缓冲器，其中当施加到公共端的电压等于灰度电压时截止第一晶体管。
7.根据权利要求5的缓冲器，进一步包括连接在第一变换器的输入端与输出端之间的第六晶体管，并且其由第一控制信号控制；以及连接在第二变换器的输入端与输出端之间的第七晶体管，并且其由第一控制信号控制。
8.根据权利要求7的缓冲器，其中第一变换器包括连接在第一电源与第二电源之间的第八晶体管和第九晶体管，并且它们的掺杂类型不同。
9.根据权利要求8的缓冲器，其中第二变换器包括连接在第一电源与第二电源之间的第十晶体管和第十一晶体管，并且它们的掺杂类型不同。
10.根据权利要求3的缓冲器，其中顺序传送第一控制信号和第二控制信号。
11.根据权利要求10的缓冲器，其中响应于第一控制信号，将灰度电压施加到第二晶体管。
12.根据权利要求1的缓冲器，进一步包括与第一电容器的第一端连接的第二晶体管，并且其响应于第一控制信号而提供灰度电压到第一电容器；连接在第一电容器的第一端与第二电源之间的第三晶体管，并且其由第二控制信号控制；连接在第一晶体管的栅极端与漏极端之间的第四晶体管，并且其由第一控制信号控制；以及连接在数据线与第二电源之间的第五晶体管，并且其由第三控制信号控制。
13.根据权利要求12的缓冲器，其中第一电源具有高于第二电源的电压。
14.根据权利要求12的缓冲器，进一步包括连接在第一变换器的输入端与第五晶体管和数据线共同连接到的公共端之间的第四电容器，并且其根据施加到公共端的电压来控制提供到第一变换器的电压。
15.根据权利要求12的缓冲器，其中顺序传送第一控制信号和第二控制信号，并且第三控制信号的脉冲宽度比第一控制信号窄，并且当提供第一控制信号时同时施加该第三控制信号。
16.一种数据集成电路，包括移位寄存器部分；锁存部分，用于存储与从移位寄存器部分顺序提供的信号相应的数据；D/A变换器，用于产生与数据的灰度级相应的灰度电压；以及多个缓冲器，用于将灰度电压提供到数据线；其中每个缓冲器包括用于通过第一端接收外部灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端相连的第一端的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且控制电流从第一电源流到数据线，从而将与由第三电容器提供的电压相应的灰度电压施加到数据线。
17.根据权利要求16的数据集成电路，其中第三电容器提供电压到第一晶体管，并且通过第三电容器提供到第一晶体管的电压的绝对值高于灰度电压。
18.根据权利要求16的数据集成电路，进一步包括与第一电容器的第一端连接的第二晶体管，并且其响应于第一控制信号而提供灰度电压到第一电容器；连接在第一电容器的第一端与第二电源之间的第三晶体管，并且其由第二控制信号控制；连接在第三电容器的第二端与第一电源之间的第四晶体管，并且其由第一控制信号控制；以及连接在数据线与第二电源之间的第五晶体管，并且其由第一控制信号控制。
19.根据权利要求18的缓冲器，其中第一电源具有比第二电源高的电压。
20.根据权利要求18的缓冲器，进一步包括连接在第一变换器的输入端与第五晶体管和数据线共同连接到的公共端之间的第四电容器，并且对应施加到公共端的电压来控制施加到第一变换器的电压。
21.根据权利要求20的缓冲器，其中当施加到公共端的电压等于灰度电压时截止第一晶体管。
22.根据权利要求16的缓冲器，进一步包括与第一电容器的第一端连接的第二晶体管，并且其响应于第一控制信号而提供灰度电压到第一电容器；连接在第一电容器的第一端与第二电源之间的第三晶体管，并且其由第二控制信号控制；连接在第一晶体管的栅极端与漏极端之间的第四晶体管，并且其由第一控制信号控制；以及连接在数据线与第二电源之间的第五晶体管，并且其由第三控制信号控制。
23.一种有机发光显示器，包括多条扫描线和数据线；用于提供扫描信号到扫描线的扫描驱动器；以及数据驱动器，其包括多个连接到各条数据线的缓冲器，并施加数据信号到数据线；其中每个缓冲器包括通过第一端接收外部灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端连接的第一端的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且控制电流从第一电源流到数据线，从而将与由第三电容器提供的电压相应的灰度电压施加到数据线。
全文摘要
在具有采用缓冲器电路的数据集成电路的有机发光显示器，缓冲器电路包括用于通过第一端接收灰度电压的第一电容器；具有与第一电容器的第二端连接的输入端的第一变换器；具有与第一变换器的输出端连接的第一端的第二电容器；具有与第二电容器的第二端连接的输入端的第二变换器；具有与第二变换器的输出端连接的第一端且提供电压的第三电容器；以及与第三电容器的第二端连接的第一晶体管，并且该第一晶体管控制电流从第一电源流到数据线，从而提供与由第三电容器提供的电压相应的灰度电压到数据线。通过这种配置，无论晶体管的阈值电压如何，都施加灰度电压。
文档编号G09G3/30GK1801299SQ20051013739
公开日2006年7月12日 申请日期2005年12月26日 优先权日2004年12月24日
发明者崔相武, 权五敬 申请人:三星Sdi株式会社