一种低成本片上振荡器的制造方法
【专利摘要】本实用新型提出一种低成本片上振荡器，能够很大程度上节约芯片面积，降低芯片的制造和设计成本。该片上振荡器包括比较器、偏置电流产生器、参考电压产生电路和充电通路；所述偏置电流产生器提供的偏置电流还分别接入参考电压产生电路和充电通路，在参考电压产生电路中形成偏置电流源K*IB，在充电通路中形成偏置电流源IB；所述参考电压产生电路中偏置电流源K*IB与电阻R0串联接地，分压节点位于偏置电流源K*IB与电阻R0之间。本实用新型不仅具备传统方案的优点，同时又能够很大程度上节约芯片面积，降低了芯片的制造成本；对工程人员而言，还降低了周期计算和电路设计的难度，从而缩短了芯片的设计开发时间。
【专利说明】一种低成本片上振荡器
【技术领域】
[0001]本实用新型涉及一种片上振荡器。
【背景技术】
[0002]振荡器在使能信号到来后，内部自己循环振荡，产生输出一定频率的时钟信号，提供给数字系统或其他数字模块，使其进行有序工作。振荡器可以和其他电路模块集成在同一娃片上，形成片上振荡器。
[0003]参见图1、2所示传统方案的原理图及波形图。其中:电阻Rl和R2串联分压，为比较器提供参考电压；电阻RO和电容CO组成RC充电通路；开关A和开关B工作在相反地相位；偏置电流产生器为比较器提供其工作所需的偏置电流；二分频电路对脉冲信号分频，得到占空比50%的时钟信号。
[0004]1>时钟周期Tcycle=Tch+Tdl;其中Tch:电容充电时间；Tdl:反馈延迟放电时间
[0005]当 Tdl〈〈Tch,则 Tcycle ~Tch;-----------------式(I)
[0006]Tch=R0*C0*ln[(Rl+R2)/Rl];-----------------式(2) [0007]2>传统方案的优缺点:
[0008]优点:Tch不受电源电压变化的影响，但是仍受温度因素的影响(可以补偿)；
[0009]Tdl则受电源电压和温度变化的影响，但相对很小；
[0010]当Tdl远小于Tch时，Tcycle受电源电压变化的影响很小。
[0011]缺点:从传统方案原理图及表达式(2)可以看出:
[0012]典型情况:(Rl+R2)/Rl=26/8=3.25 — Tch=L 18*R0*C0------------式(3)
[0013]极限情况:(R1+R2)/R1=9— Tch=2.2*R0*C0------------式(4)
[0014](I)参数因子ln[(Rl+R2)/Rl]效率较低，即In [ (R1+R2)/Rl]较小，这就使得电阻RO或者电容CO的值较大，而大的RO或CO就需要较大的版图面积，导致芯片面积增大，从而增加了芯片的成本。此外，若RO和CO确定，极限情况下，最大时钟周期也是有限的，只有2.2*R0*C0o
[0015](2)电阻Rl和R2串联分压，为比较器提供参考电压。为了减小振荡器的电流功耗，一般需要采用较大阻值的Rl和R2，导致进一步占用更多的版图面积，芯片成本上升。
[0016](3)因子ln[(Rl+R2)/Rl]为非线性函数，若想通过它来线性地调整振荡周期，会给计算及设计带来一定的难度，也延长了芯片的设计开发时间。
实用新型内容
[0017]为了解决传统方案存在的上述问题，本实用新型提出一种新的片上振荡器电路结构，能够很大程度上节约芯片面积，降低芯片的制造和设计成本。
[0018]本实用新型的基本方案如下:
[0019]一种低成本片上振荡器，包括比较器、偏置电流产生器、参考电压产生电路和充电通路，偏置电流产生器为比较器提供其工作所需的偏置电流；在充电通路上开关B与电容CO串联接地；比较器的反相输入端接至参考电压产生电路的分压节点，比较器的正相输入端具有两路接线，一路经所述电容CO接地，另一路通过开关A接地；开关A与开关B设置为相反相位，均受比较器的输出控制；其特殊之处在于:
[0020]所述偏置电流产生器提供的偏置电流还分别接入参考电压产生电路和充电通路，在参考电压产生电路中形成偏置电流源K*IB，在充电通路中形成偏置电流源IB ;所述参考电压产生电路中偏置电流源K*IB与电阻RO串联接地，分压节点位于偏置电流源K*IB与电阻RO之间。
[0021]基于上述基本方案，本实用新型还做如下优化限定:
[0022]上述偏置电流源K*IB和偏置电流源IB分别由两个被偏置的PMOS管实现，即所述偏置电流产生器提供的偏置电压分别接至两个PMOS管的栅极。
[0023]上述开关B由PMOS管或者传输门实现。
[0024]上述开关A由NMOS管实现。
[0025]本实用新型不仅具备传统方案的优点，同时又能够很大程度上节约芯片面积，降低了芯片的制造成本；对工程人员而言，还降低了周期计算和电路设计的难度，从而缩短了芯片的设计开发时间。
【专利附图】
【附图说明】
[0026]图1为传统方案原理图。 [0027]图2为传统方案波形图。
[0028]图3为本实用新型方案原理图。
[0029]图4为本实用新型方案波形图。
[0030]图5为本实用新型方案应用实例电路图。
[0031]图6为本实用新型方案应用实例的子电路图。
【具体实施方式】
[0032]参见图3、4所示的本实用新型方案的原理图及波形图:
[0033]其中:偏置电流K*IB流过电阻RO为比较器提供参考电压；偏置电流IB和电容CO组成充电通路；开关A的控制端接至比较器的输出端，开关B的控制端经反相器接至比较器的输出端，以使开关A与开关B工作在相反的相位。偏置电流产生器不仅为比较器提供其工作所需的偏置电流，而且还提供偏置电流K*IB和IB ;二分频电路对脉冲信号分频，得到占空比50%的时钟信号。
[0034]1>时钟周期Tcycle=Tch+Tdl;其中Tch:电容充电时间；Tdl:反馈延迟放电时间
[0035]当Tdl〈〈Tch,则 Tcycle ~Tch;--------------式(5)
[0036]Tch*IB=R0*K*IB*C0 — Tch=K*R0*C0 (IB 被抵消掉);--------式(6)
[0037]2>本实用新型方案的优点:
[0038]( I)具有传统方案的同样的优点:
[0039]Tch不受电源电压变化的影响，但是仍受温度因素的影响(可以补偿)；
[0040]Tdl则受电源电压和温度变化的影响，但相对很小；
[0041]当Tdl远小于Tch时，Tcycle受电源电压变化的影响很小。[0042](2)因子K比因子ln[(Rl+R2)/Rl]更加高效。为了更进一步节约面积，可选去K较大，RO或CO就会更小一些，更能节约芯片面积，降低芯片成本。
[0043]此外，若RO和CO确定，极限情况下，本方案所得到的最大时钟周期可以比较大(取K的值较大)。
[0044](3)相比传统方案，本次方案中电阻Rl和R2被移除，取而代之的是两个偏置电流源IB和K*IB。而偏置电流一般是由PMOS管产生，相比于电阻Rl和R2，PMOS管的尺寸很小，这在很大程度上节约了芯片面积，降低了芯片的成本；
[0045]在实际实现时，若选取的电阻电容方块值较小时，本实用新型方案在减小芯片面积，节约成本上优势将会更加明显。
[0046](4)相比于因子In [ (R1+R2) /Rl]，因子K是线性函数，这样可以灵活方便地调整振荡器的周期。对工程人员而言，降低了周期计算和电路设计的难度，从而缩短了芯片的设计开发时间。
[0047]以下再举一实例具体体现本实用新型的显著进步。
[0048]参见图5和图6所示的具体实现电路，其中图6所示的子电路图只是一种典型的实现方式，当然也可以由其他结构的具体电路实现。
[0049]参考图3，两个电流源K*IB和IB分别由两个被偏置的PMOS管实现；开关A由NMOS管实现，开关B由PMOS管(或者传输门)实现。
[0050]在某工艺下，选择器件种类如下:电阻方块值为IKOhm/方块，电容方块值为
2.12fF/um~2.[0051]为了实现周期TCH=L 2*Ru*Cu (例如 Ru=160K0hm，Cu=6pF)的振荡器:
[0052]传统方案的设计为:选取(Rl+R2)/Rl=26/8，RO=Ru,CO=Cu;
[0053]本实例的设计为:K=6，RO=Ru,C0=Cu/5 ;
[0054]通过实际布版图测量尺寸，该实例比传统方案可节省面积约30%。若选取的电阻电容方块值更小时，本方案在节约芯片面积上优势会更加明显。
【权利要求】
1.一种低成本片上振荡器，包括比较器、偏置电流产生器、参考电压产生电路和充电通路，偏置电流产生器为比较器提供其工作所需的偏置电流；在充电通路上开关B与电容CO串联接地；比较器的反相输入端接至参考电压产生电路的分压节点，比较器的正相输入端具有两路接线，一路经所述电容CO接地，另一路通过开关A接地；开关A与开关B设置为相反相位，均受比较器的输出控制； 其特征在于: 所述偏置电流产生器提供的偏置电流还分别接入参考电压产生电路和充电通路，在参考电压产生电路中形成偏置电流源K*IB，在充电通路中形成偏置电流源IB ;所述参考电压产生电路中偏置电流源K*IB与电阻RO串联接地，分压节点位于偏置电流源K*IB与电阻RO之间。
2.根据权利要求1所述的低成本片上振荡器，其特征在于:所述偏置电流源K*IB和偏置电流源IB分别由两个被偏置的PMOS管实现，即所述偏置电流产生器提供的偏置电压分别接至两个PMOS管的栅极。
3.根据权利要求1或2所述的低成本片上振荡器，其特征在于:所述开关B由PMOS管或者传输门实现。
4.根据权利要求3所述的低成本片上振荡器，其特征在于:所述开关A由NMOS管实现。
【文档编号】H03H3/04GK203800900SQ201420147586
【公开日】2014年8月27日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】谢永宜, 俞冰 申请人:西安华芯半导体有限公司