一种驱动电路的制作方法
【专利摘要】本实用新型公开了一种驱动电路。驱动电路包括驱动上拉管电路、驱动下拉管电路和输出电路：所述驱动上拉管电路是驱动所述输出电路的上拉管；所述驱动下拉管电路是驱动所述输出电路的下拉管；所述输出电路是对输入信号VIN进行输出。利用本实用新型提供的驱动电路能防止输出电路的上拉管和下拉管短路导通情况出现并同时有效地降低了功耗。
【专利说明】一种驱动电路
【技术领域】
[0001]本实用新型涉及集成电路技术，尤其涉及到驱动电路。
【背景技术】
[0002]在开关电源集成电路中，为了防止驱动输出电路的下拉管和上拉管在导通时同时导通，需要设置防止短路导通驱动电路。
【发明内容】
[0003]本实用新型旨在解决现有技术的不足，提供一种能防止短路导通和降低功耗的驱动电路。
[0004]驱动电路，包括驱动上拉管电路、驱动下拉管电路和输出电路:
[0005]所述驱动上拉管电路是驱动所述输出电路的上拉管；
[0006]所述驱动下拉管电路是驱动所述输出电路的下拉管；
[0007]所述输出电路是对输入信号VIN进行输出。
[0008]所述驱动上拉管电路包括第一反相器、第二反相器、第三反相器、第一电阻、第四反相器、第五反相器、第一 NMOS管、第一电容、第一 PMOS管、第二 PMOS管、第二 NMOS管、第三NMOS管、第三PMOS管和第四NMOS管:
[0009]所述第一反相器的输入端接输入信号VIN，输出端接所述第二反相器的输入端和所述第二 NMOS管的栅极；
[0010]所述第二反相器的输入端接所述第一反相器的输出端和所述第二 NMOS管的栅极，输出端接所述第三反相器的输入端和所述第三NMOS管的栅极和所述第一 NMOS管的栅极；
[0011]所述第三反相器的输入端接所述第二反相器的输出端和所述第一 NMOS管的栅极和所述第三NMOS管的栅极，输出端接第一电阻的一端；
[0012]所述第一电阻的一端接所述第三反相器的输出端，另一端接所述第一 NMOS管的漏极和所述第四反相器的输入端和所述第一电容的一端；
[0013]所述第四反相器的输入端接所述第一 NMOS管的漏极和所述第一电阻的一端和所述第一电容的一端，输出端接所述第五反相器的输入端；
[0014]所述第五反相器的输入端接所述第四反相器的输出端，输出端接所述第四NMOS管的栅极；
[0015]所述第一 NMOS管的栅极接所述第二反相器的输出端和所述第三NMOS管的栅极和所述第三反相器的输入端，漏极接所述第一电阻的一端和所述第一电容的一端和所述第四反相器的输入端，源极接地；
[0016]所述第一电容的一端接所述第一 NMOS管的漏极和所述第一电阻的一端和所述第四反相器的输入端，另一端接地；
[0017]所述第一 PMOS管的栅极接所述第二 PMOS管的漏极和所述第三NMOS管的漏极和所述第三PMOS管的栅极，漏极接所述第二 PMOS管的栅极和所述第二 NMOS管的漏极，源极接电源；
[0018]所述第二 PMOS管的栅极接所述第一 PMOS管的漏极和所述第二 NMOS管的漏极，漏极接所述第一 PMOS管的栅极和所述第三NMOS管的漏极和所述第三PMOS管的栅极，源极接电源；
[0019]所述第二 NMOS管的栅极接所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第一 PMOS管的漏极和所述第二 PMOS管的栅极，源极接地；
[0020]所述第三NMOS管的栅极所述第二反相器的输出端和所述第三反相器的输入端和所述第一 NMOS管的栅极，漏极接所述第一 PMOS管的栅极和所述第三PMOS管的栅极，源极接地；
[0021]所述第三PMOS管的栅极接第一 PMOS管的栅极和所述第二 PMOS管的漏极和所述第三NMOS管的漏极，漏极所述第四NMOS管的漏极和所述输出电路，源极接地；
[0022]所述第四NMOS管的栅极接所述第五反相器的输出端，漏极接所述第三PMOS管的漏极和所述输出电路，源极接地。
[0023]所述驱动下拉管电路包括第六反相器、第七反相器、第二电阻、第八反相器、第九反相器、第五NMOS管和第二电容:
[0024]所述第六反相器的输入端接输入信号VIN，输出端接所述第七反相器的输入端和所述第五NMOS管的栅极；
[0025]所述第七反相器的输入端接所述第六反相器的输出端和所述第五NMOS管的栅极，输出端接第二电阻的一端；
[0026]所述第二电阻的一端接所述第七反相器的输出端，另一端接所述第五NMOS管的漏极和所述第二电容的一端；
[0027]所述第八反相器的输入端接所述第二电阻的一端和所述第五NMOS管的漏极和所述第二电容的一端，输出端接所述第九反相器的输入端；
[0028]所述第九反相器的输入端接所述第八反相器的输出端，输出端接所述输出电路；
[0029]所述第五NMOS管的栅极接所述第六反相器的输出端和所述第七反相器的输入端，漏极接所述第二电阻的一端和所述第二电容的一端和所述第八反相器的输入端，源极接地；
[0030]所述第二电容的一端接所述第二电阻的一端和所述第五NMOS管的漏极和所述第八反相器的输入端，另一端接地。
[0031]所述输出电路包括第三PMOS管和第六NMOS管:
[0032]所述第四PMOS管的栅极接所述第三PMOS管的漏极和所述第四NMOS管的漏极，漏极接所述第六NMOS管的漏极和输出信号V0UT，源极接电源；
[0033]所述第六NMOS管的栅极接所述第九反相器的输出端，漏极接所述第四PMOS管的漏极和输出信号V0UT，源极接地。
[0034]当输入VIN为高电平时，所述驱动上拉管电路的所述第一反相器输出端为低电平，所述第二 NMOS管不导通，这样所述第二 PMOS管也不导通，由于所述第二反相器的输入端为低电平输出为高电平，所述第三NMOS管导通，拉低所述第三PMOS管的栅极电压使所述第三PMOS管导通，拉高所述第三PMOS管的栅极电压使得所述第三PMOS管关闭，同时所述第二反相器输出经过所述第三反相器和所述第一电阻和所述第一电容和所述第一 NMOS管和所述第四反相器和所述第五反相器组成的延时电路延时再对所述第四NMOS管控制，由于所述第五反相器输出端为低电平，所述第四NMOS管关闭；同时所述驱动下拉管电路的所述第六反相器为低电平，通过所述第七反相器和所述第二电阻和所述第二电容和所述第五NMOS管和所述第八反相器和所述第九反相器组成的延时电路延时再对所述第六NMOS管控制，由于所述第九反相器的输出端为高电平，所述第六NMOS管导通；此时所述第三PMOS管的栅极是输入VIN没有经过延时电路快速地进行控制，而所述第六NMOS管的栅极是输入VIN经过延时电路再驱动，有个延时时间在，即是当所述第三PMOS管迅速关闭后再经过延时才控制所述第六NMOS管导通，这样就不至于在所述第三PMOS管没彻底关闭的情况下所述第六NMOS管有导通的可能，能够保证输出电路的所述第三PMOS管(上拉管)和所述第六NMOS管(下拉管)不会同时导通造成短路，不同时导通就没有电流从电源到地流掉就可以有效地降低了功耗。
[0035]同理，当输入VIN为低电平时，所述第六NMOS管没彻底关闭的情况下所述第三PM0s管不会有导通的可能，能够保证输出电路的所述第三PM0s管(上拉管)和所述第六NMOS管(下拉管)不会同时导通造成短路，不同时导通就没有电流从电源到地流掉就可以有效地降低了功耗。
[0036]利用本实用新型提供的驱动电路能防止输出电路的上拉管和下拉管短路导通情况出现并同时有效地降低了功耗。
【专利附图】
【附图说明】
[0037]图1为本实用新型的驱动电路的电路图。
【具体实施方式】
[0038]以下结合附图对本实用新型内容进一步说明。
[0039]驱动电路，如图1所示，包括驱动上拉管电路100、驱动下拉管电路200和输出电路300:
[0040]所述驱动上拉管电路100是驱动所述输出电路300的上拉管；
[0041]所述驱动下拉管电路200是驱动所述输出电路300的下拉管；
[0042]所述输出电路300是对输入信号VIN进行输出。
[0043]所述驱动上拉管电路100包括第一反相器101、第二反相器102、第三反相器103、第一电阻104、第四反相器105、第五反相器106、第一 NMOS管107、第一电容108、第一 PMOS管109、第二 PMOS管110、第二 NMOS管111、第三NMOS管112、第三PMOS管113和第四NMOS管 114:
[0044]所述第一反相器101的输入端接输入信号VIN，输出端接所述第二反相器102的输入端和所述第二 NMOS管111的栅极；
[0045]所述第二反相器102的输入端接所述第一反相器101的输出端和所述第二 NMOS管111的栅极，输出端接所述第三反相器103的输入端和所述第三NMOS管112的栅极和所述第一 NMOS管107的栅极；
[0046]所述第三反相器103的输入端接所述第二反相器102的输出端和所述第一 NMOS管107的栅极和所述第三NMOS管112的栅极，输出端接第一电阻104的一端；
[0047]所述第一电阻104的一端接所述第三反相器103的输出端，另一端接所述第一NMOS管107的漏极和所述第四反相器105的输入端和所述第一电容108的一端；
[0048]所述第四反相器105的输入端接所述第一 NMOS管107的漏极和所述第一电阻104的一端和所述第一电容108的一端，输出端接所述第五反相器106的输入端；
[0049]所述第五反相器106的输入端接所述第四反相器105的输出端，输出端接所述第四NMOS管114的栅极；
[0050]所述第一 NMOS管107的栅极接所述第二反相器102的输出端和所述第三NMOS管112的栅极和所述第三反相器103的输入端，漏极接所述第一电阻104的一端和所述第一电容108的一端和所述第四反相器105的输入端，源极接地；
[0051]所述第一电容108的一端接所述第一 NMOS管107的漏极和所述第一电阻104的一端和所述第四反相器105的输入端，另一端接地；
[0052]所述第一 PMOS管109的栅极接所述第二 PMOS管110的漏极和所述第三NMOS管112的漏极和所述第三PMOS管113的栅极，漏极接所述第二 PMOS管110的栅极和所述第二NMOS管111的漏极，源极接电源；
[0053]所述第二 PMOS管110的栅极接所述第一 PMOS管109的漏极和所述第二 NMOS管111的漏极，漏极接所述第一 PMOS管109的栅极和所述第三NMOS管112的漏极和所述第三PMOS管113的栅极，源极接电源；
[0054]所述第二 NMOS管111的栅极接所述第一反相器101的输出端和所述第二反相器102的输入端，漏极接所述第一 PMOS管109的漏极和所述第二 PMOS管110的栅极，源极接地；
[0055]所述第三NMOS管112的栅极所述第二反相器102的输出端和所述第三反相器103的输入端和所述第一 NMOS管107的栅极，漏极接所述第一 PMOS管109的栅极和所述第三PMOS管113的栅极，源极接地；
[0056]所述第三PMOS管113的栅极接第一 PMOS管109的栅极和所述第二 PMOS管110的漏极和所述第三NMOS管112的漏极，漏极所述第四NMOS管114的漏极和所述输出电路300，源极接地；
[0057]所述第四NMOS管114的栅极接所述第五反相器106的输出端，漏极接所述第三PMOS管113的漏极和所述输出电路300，源极接地。
[0058]所述驱动下拉管电路200包括第六反相器201、第七反相器202、第二电阻203、第八反相器204、第九反相器205、第五NMOS管206和第二电容207:
[0059]所述第六反相器201的输入端接输入信号VIN，输出端接所述第七反相器202的输入端和所述第五NMOS管206的栅极；
[0060]所述第七反相器202的输入端接所述第六反相器201的输出端和所述第五NMOS管206的栅极，输出端接第二电阻203的一端；
[0061]所述第二电阻203的一端接所述第七反相器202的输出端，另一端接所述第五NMOS管206的漏极和所述第二电容207的一端；
[0062]所述第八反相器204的输入端接所述第二电阻203的一端和所述第五NMOS管206的漏极和所述第二电容207的一端，输出端接所述第九反相器205的输入端；
[0063]所述第九反相器205的输入端接所述第八反相器204的输出端，输出端接所述输出电路300 ；
[0064]所述第五NMOS管206的栅极接所述第六反相器201的输出端和所述第七反相器202的输入端，漏极接所述第二电阻203的一端和所述第二电容207的一端和所述第八反相器204的输入端，源极接地；
[0065]所述第二电容207的一端接所述第二电阻203的一端和所述第五NMOS管206的漏极和所述第八反相器204的输入端，另一端接地。
[0066]所述输出电路300包括第三PMOS管301和第六NMOS管302:
[0067]所述第四PMOS管301的栅极接所述第三PMOS管113的漏极和所述第四NMOS管114的漏极，漏极接所述第六NMOS管302的漏极和输出信号V0UT，源极接电源；
[0068]所述第六NMOS管302的栅极接所述第九反相器205的输出端，漏极接所述第四PMOS管301的漏极和输出信号V0UT，源极接地。
[0069]当输入VIN为高电平时，所述驱动上拉管电路100的所述第一反相器101输出端为低电平，所述第二 NMOS管111不导通，这样所述第二 PMOS管110也不导通，由于所述第二反相器102的输入端为低电平输出为高电平，所述第三NMOS管112导通，拉低所述第三PMOS管113的栅极电压使所述第三PMOS管113导通，拉高所述第三PMOS管301的栅极电压使得所述第三PMOS管301关闭，同时所述第二反相器102输出经过所述第三反相器103和所述第一电阻104和所述第一电容108和所述第一 NMOS管107和所述第四反相器105和所述第五反相器106组成的延时电路延时再对所述第四NMOS管114控制，由于所述第五反相器106输出端为低电平，所述第四NMOS管114关闭；同时所述驱动下拉管电路200的所述第六反相器201为低电平，通过所述第七反相器202和所述第二电阻203和所述第二电容207和所述第五NMOS管206和所述第八反相器204和所述第九反相器205组成的延时电路延时再对所述第六NMOS管203控制，由于所述第九反相器205的输出端为高电平，所述第六NMOS管302导通；此时所述第三PMOS管301的栅极是输入VIN没有经过延时电路快速地进行控制，而所述第六NMOS管302的栅极是输入VIN经过延时电路再驱动，有个延时时间在，即是当所述第三PMOS管301迅速关闭后再经过延时才控制所述第六NMOS管302导通，这样就不至于在所述第三PMOS管301没彻底关闭的情况下所述第六NMOS管302有导通的可能，能够保证输出电路的所述第三PMOS管301 (上拉管)和所述第六NMOS管302 (下拉管)不会同时导通造成短路，不同时导通就没有电流从电源到地流掉就可以有效地降低了功耗。
[0070]同理，当输入VIN为低电平时，所述第六NMOS管302没彻底关闭的情况下所述第三PMOS管301不会有导通的可能，能够保证输出电路的所述第三PMOS管301 (上拉管)和所述第六NMOS管302 (下拉管)不会同时导通造成短路，不同时导通就没有电流从电源到地流掉就可以有效地降低了功耗。
[0071]本实用新型公开了一种驱动电路，并且参照附图描述了本实用新型的【具体实施方式】和效果。应该理解到的是:上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型保护范围之内。
【权利要求】
1.驱动电路，包括驱动上拉管电路、驱动下拉管电路和输出电路: 所述驱动上拉管电路是驱动所述输出电路的上拉管； 所述驱动下拉管电路是驱动所述输出电路的下拉管； 所述输出电路是对输入信号VIN进行输出； 其特征在于所述驱动上拉管电路包括第一反相器、第二反相器、第三反相器、第一电阻、第四反相器、第五反相器、第一 NMOS管、第一电容、第一 PMOS管、第二 PMOS管、第二 NMOS管、第三NMOS管、第三PMOS管和第四NMOS管: 所述第一反相器的输入端接输入信号VIN，输出端接所述第二反相器的输入端和所述第二 NMOS管的栅极； 所述第二反相器的输入端接所述第一反相器的输出端和所述第二 NMOS管的栅极，输出端接所述第三反相器的输入端和所述第三匪OS管的栅极和所述第一 NMOS管的栅极； 所述第三反相器的输入端接所述第二反相器的输出端和所述第一 NMOS管的栅极和所述第三NMOS管的栅极，输出端接第一电阻的一端； 所述第一电阻的一端接所述第三反相器的输出端，另一端接所述第一 NMOS管的漏极和所述第四反相器的输入端和所述第一电容的一端； 所述第四反相器的输入端接所述第一 NMOS管的漏极和所述第一电阻的一端和所述第一电容的一端，输出端接所述第五反相器的输入端； 所述第五反相器的输入端接所述第四反相器的输出端，输出端接所述第四NMOS管的栅极； 所述第一 NMOS管的栅极接所述第二反相器的输出端和所述第三NMOS管的栅极和所述第三反相器的输入端，漏极接所述第一电阻的一端和所述第一电容的一端和所述第四反相器的输入端，源极接地； 所述第一电容的一端接所述第一 NMOS管的漏极和所述第一电阻的一端和所述第四反相器的输入端，另一端接地； 所述第一 PMOS管的栅极接所述第二 PMOS管的漏极和所述第三NMOS管的漏极和所述第三PMOS管的栅极，漏极接所述第二 PMOS管的栅极和所述第二 NMOS管的漏极，源极接电源； 所述第二 PMOS管的栅极接所述第一 PMOS管的漏极和所述第二 NMOS管的漏极，漏极接所述第一 PMOS管的栅极和所述第三NMOS管的漏极和所述第三PMOS管的栅极，源极接电源； 所述第二 NMOS管的栅极接所述第一反相器的输出端和所述第二反相器的输入端，漏极接所述第一 PMOS管的漏极和所述第二 PMOS管的栅极，源极接地； 所述第三NMOS管的栅极所述第二反相器的输出端和所述第三反相器的输入端和所述第一 NMOS管的栅极，漏极接所述第一 PMOS管的栅极和所述第三PMOS管的栅极，源极接地； 所述第三PMOS管的栅极接第一 PMOS管的栅极和所述第二 PMOS管的漏极和所述第三NMOS管的漏极，漏极所述第四NMOS管的漏极和所述输出电路，源极接地； 所述第四NMOS管的栅极接所述第五反相器的输出端，漏极接所述第三PMOS管的漏极和所述输出电路，源极接地。
2.如权利要求1所述的驱动电路，其特征在于所述驱动下拉管电路包括第六反相器、第七反相器、第二电阻、第八反相器、第九反相器、第五NMOS管和第二电容: 所述第六反相器的输入端接输入信号VIN，输出端接所述第七反相器的输入端和所述第五NMOS管的栅极； 所述第七反相器的输入端接所述第六反相器的输出端和所述第五NMOS管的栅极，输出端接第二电阻的一端； 所述第二电阻的一端接所述第七反相器的输出端，另一端接所述第五NMOS管的漏极和所述第二电容的一端； 所述第八反相器的输入端接所述第二电阻的一端和所述第五NMOS管的漏极和所述第二电容的一端，输出端接所述第九反相器的输入端； 所述第九反相器的输入端接所述第八反相器的输出端，输出端接所述输出电路； 所述第五NMOS管的栅极接所述第六反相器的输出端和所述第七反相器的输入端，漏极接所述第二电阻的一端和所述第二电容的一端和所述第八反相器的输入端，源极接地；所述第二电容的一端接所述第二电阻的一端和所述第五NMOS管的漏极和所述第八反相器的输入端，另一端接地。
3.如权利要求1所述的驱动电路，其特征在于所述输出电路包括第三PMOS管和第六NMOS 管: 第四PMOS管的栅极接所述第三PMOS管的漏极和第四NMOS管的漏极，漏极接所述第六NMOS管的漏极和输出信号V0UT，源极接电源； 所述第六NMOS管的栅极接第九反相器的输出端，漏极接第四PMOS管的漏极和输出信号VOUT，源极接地。
【文档编号】H03K17/082GK204244200SQ201420587196
【公开日】2015年4月1日 申请日期:2014年10月8日 优先权日:2014年10月8日
【发明者】王文建 申请人:杭州宽福科技有限公司