Led驱动电路及使用该驱动电路的led驱动系统的制作方法
【专利说明】
【技术领域】
[0001]本实用新型涉及电路设计领域，特别涉及一种LED (Light-Emitting D1de，发光二极管)驱动电路及使用该驱动电路的LED驱动系统。
【【背景技术】】
[0002]由于LED加工制造时的特殊性，导致LED存在较大的个体差异，每个LED的导通电压不同，因此，要实现每个LED支路(或LED串)电流都相等，需要对每个LED支路进行调整。
[0003]请参考图1所不，其为现有技术中的一种LED驱动电路的电路不意图。图1中的LED驱动电路包括运算放大器0P1、0P2、0P3、0P4和0P5，NM0S晶体管MN1、MN2、MN3、MN4和丽5，PM0S晶体管MP1、MP2，电阻R1，反相器INV1。为了简化描述，图1中仅在LED驱动电路的高压电源端VH和输出端V0之间连接一个LED通道，该通道中仅示出一个LED 1，实际应用中，图1中的LED驱动电路可驱动多路LED通道，例如，16路LED通道，每个LED通道中可包括多个依次串联的LED。一般电阻R1为芯片外的电阻，其用于设定LED的电流；NM0S晶体管MN5为高压NM0S晶体管，其漏极耐压较高(例如，15V)，其他器件为低压器件，其耐压一般为5V或3.3V。
[0004]接着介绍图1中的LED驱动电路的工作原理。运算放大器0P5和NM0S晶体管丽1将节点VR1的电压调整等于参考电压VA1，这样，电阻R1的电流为VA1/R1，其中，VA1为参考电压VA1的电压值，R1为电阻R1的电阻值。运算放大器0P4与PM0S晶体管MP1、MP2实现精确的电流复制，使PM0S晶体管MP2的电流精确的镜像MP1的电流，其原因在于，运算放大器0P4将PM0S晶体管MP2的漏极电压调整至等于MP1的漏极电压，同时PM0S晶体管MP1源极和MP2的源极相连(即两者的源极电压相等)，PM0S晶体管MP1的栅极与MP2的栅极相连(即两者的栅极电压相等)，根据M0S管的电流公式可知，PM0S晶体管MP1和MP2的电流之比等于两者的宽长比之比，如果设计两者的宽长比相等，则两者的电流相等，这样，PM0S晶体管MP2的电流等于PM0S晶体管MP1的电流，根据基尔霍夫定律，其也等于电阻R1的电流，也等于NM0S晶体管丽3的电流。运算放大器0P1和NM0S晶体管丽3将节点VD的电压调整等于参考电压VB1。运算放大器0P2调整使得NM0S晶体管丽3的栅极电压等于MN4的栅极电压；运算放大器0P3调整使得丽3的漏极电压等于MN4的漏极电压，这样，根据M0S管的电流公式可知，NM0S晶体管MN4的电流与NM0S晶体管丽3的电流呈镜像关系，其电流之比等于两者的宽长比之比。PWM信号用于进行占空比控制，调节LED1导通和关断的时间比例，当PWM信号为高电平时，NM0S晶体管丽2处于关断状态，反馈环路正常工作，LED1导通；当PWM信号为低电平时，NM0S晶体管丽2处于导通状体，NM0S晶体管丽5的栅极被下拉至地电平，导致NM0S晶体管丽5处于截止状态，LED1也截止。
[0005]现有技术中，当图1中的LED驱动电路处于反馈环路调整状态时，为了实现较好的LED恒流精度，需让NM0S晶体管MN4工作在饱和区，这样，NM0S晶体管MN4和丽3的电流复制比例才准确。如果NM0S晶体管MN4处于线性区，则NM0S晶体管丽3和MN4的漏极电压差异将导致较大的电流复制误差，产生NMOS晶体管MN3和MN4的漏极电压差异的主要原因是运算放大器0P3存在等效输入偏差(input offset)，这是集成电路中的常见现象，是由大批量生产中的器件偏差所致。NM0S晶体管MN4的漏极电压由参考电压VB1所设定(例如，参考电压VB1为0.3V)，但如果NM0S晶体管MN4上的漏极电压较高，则导致在NM0S晶体管MN4上消耗较大的功耗，NM0S晶体管MN4上的效率损耗为LED1的电流与NM0S晶体管漏极电压的乘积，因此，现有技术中的LED驱动电路的效率有待提尚。
[0006]另外，图1中的LED驱动电路仍会导致大量生产中芯片之间存在较大的LED电流偏差，导致此电流偏差的因素如下:第一、运算放大器0P5的等效输入偏差会导致电阻R1的电流存在Vos5/Rl的偏差，此偏差占电阻R1的电流比例为Vos5/VAl，其中，其中，Vos5为运算放大器0P5的等效输入偏差，R1为电阻R1的电阻值，VA1为参考电压VA1的电压值。假设Vos5 = 20mV，VA1 = IV，则偏差比例为20mV/lV = 2%0第二、电流镜PM0S晶体管MP1和MP2的电流复制会存在失配误差，可能导致2?5%的误差。第二、运算放大器0P2的等效输入偏差会导致NM0S晶体管丽3和MN4的栅极电压不相等，从而导致NM0S晶体管MN4和MN3的电流比例发生偏差，可能导致2?5%的误差。第四、运算放大器0P3的等效输入偏差会导致NM0S晶体管丽3和MN4的漏极电压不相等，从而导致NM0S晶体管MN4和丽3的电流比例发生偏差，可能导致1%的误差。第五、NM0S晶体管MN4和丽3之间还存在制造适配误差，可能导致2?5%的误差。上述累计误差可能到达9?18%，因此，现有技术中的LED驱动电路的恒流精度也有待提高。
[0007]因此，有必要提出一种改进的技术方案来解决上述问题。
【【实用新型内容】】
[0008]本实用新型的目的在于提供一种LED驱动电路及使用该驱动电路的LED驱动系统，其可以提高LED恒流精度。
[0009]为了实现上述目的，根据本实用新型的一个方面，本实用新型提出一种LED驱动电路，其包括参考电压产生电路、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7。参考电压产生电路基于电压源产生并输出参考电压。开关S4和电容依次串联于参考电压和第一运算放大器的第一输入端之间；第一晶体管的第一连接端与电压源相连，其第二连接端经第二电阻接地，其控制端与第一运算放大器的输出端相连；驱动晶体管的第一连接端与所述LED驱动电路的输出端相连，其第二连接端经第一电阻接地；开关S1连接于参考电压和运算放大器的第一输入端之间；开关S2的一个连接端连接于开关S4和电容之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S3的一个连接端连接于第一晶体管和第二电阻之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S5的一个连接端连接于驱动晶体管和第一电阻之间的连接节点，另一个连接端连接于与第一运算放大器的第二输入端；开关S6连接于第一晶体管的控制端和驱动晶体管的控制端之间；开关S7的一个连接端与驱动晶体管的控制端相连，其另一连接端接地。占空比控制信号用于控制开关S1至S7的导通或关断，当开关Sl、S2、S3和S7导通时，开关S4、S5和S6关断；当开关S4、S5和S6导通时，开关Sl、S2、S3和S7关断。
[0010]进一步的，所述参考电压产生电路包括第二晶体管、第三电阻、第四电阻和第二运算放大器，第二晶体管的第一连接端经第三电阻与所述电源端相连，其第二连接端经第四电阻接地；第二运算放大器的第一输入端与第二晶体管和第三电阻之间的连接节点相连，其第二输入端与参考电压源相连，其输出端与第二晶体管的控制端相连，第二晶体管和第四电阻之间的连接节点的电压为所述参考电压。
[0011]进一步的，参考电压源的电压值比电压源的电压值小，电压源与参考电压源的电压差为恒定的电压。
[0012]进一步的，第一晶体管和驱动晶体管为NM0S晶体管，第一晶体管和驱动晶体管中，第一连接端为漏极、第二连接端为源极，控制端为栅极；运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。
[0013]进一步的，第二晶体管为NM0S晶体管，其第一连接端为漏极、第二连接端为源极，控制端为栅极；第二运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。
[0014]进一步的，第二晶体管、第三电阻、第四电阻和第二运算放大器、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7位于同一个芯片中，第三电阻位于芯片外部，所述第一电阻与第四电阻相匹配。
[0015]进一步的，所述驱动晶体管为高压器件；所述第一晶体管和第二晶体管为低压器件。
[0016]进一步的，所述第一电阻的取值在1?10欧姆。
[0017]根据本实用新型的另一个方面，本实用新型提供一种LED驱动系统，其包括LED光源和上述LED驱动电路，所述LED光源的负极与LED驱动电路的输出端V0相连，其正极与升压电压VH相连，该升压电压VH的电压值大于所述电压源VDD的电压值。
[0018]与现有技术相比，本实用新型重新对LED驱动电路的电路结构进行了设置，其导致误差的因素少，累计误差小，从而使本实用新型中的LED驱动电路所驱动的LED具有较高的电流精度。
【【附图说明】】