专利名称：影像显示系统与栅极驱动电路的制作方法
技术领域：
本发明是关于一种栅极驱动电路，特别关于一种可有效降低功率消耗并进一步提高电路的驱动能力以及提升电路的信赖性的栅极驱动电路。
背景技术：
移位寄存器(shift register)被广泛应用于数据驱动电路与栅极驱动电路，用以分别控制各数据线取样数据信号的时序，以及为各栅极线产生扫描信号。在数据驱动电路中，移位寄存器用以输出一取样信号至各数据线，使得影像数据可依序被写入各数据线。另一方面，在栅极驱动电路中，移位寄存器用以产生一扫描信号至各栅极线，用以依序将供应至各数据线的影像信号写入一像素矩阵的像素。近年来,发展出非晶娃整合型栅极驱动器(Amorphous Silicon Gate driver,简称ASG)技术。ASG技术是在非晶硅的制程中直接将栅极驱动电路整合于显示面板上，以取代栅极驱动器芯片的使用，此技术统称为面板上的栅极驱动器(Gate driver On Panel，简称GOP)。因此，应用ASG技术，可减少液晶显示器的元件，进而可降低制造成本并缩短制造周期。然而，GOP电路的功率消耗会比传统的显示面板电路高约20%至30%。因此，需要一种全新的栅极驱动电路设计，可有效降低电路的功率消耗，并进一步提高驱动能力，以及提升电路的信赖性。
发明内容
根据本发明的一实施例，一种影像显示系统，包括一栅极驱动电路，用以产生多个栅极驱动信号以驱动位于一基板上的一像素矩阵的多个像素。栅极驱动电路包括一移位寄存器模块，移位寄存器模块包括多级串接的移位寄存器，用以产生栅极驱动信号。所述移位寄存器的至少一者包括一输出电路，接收一高电压信号与一时脉信号，用以根据高电压信号于一信号传递端点产生一传递信号，以及根据时脉信号于一输出端点产生该级移位寄存器的该栅极驱动信号。传递信号用以提供至后级的移位寄存器作为该级移位寄存器的一输入信号，并且高电压信号的一电压电位高于时脉信号的一高电压电位。根据本发明的另一实施例，一种栅极驱动电路，制作于一基板上，用以产生多个栅极驱动信号以驱动位于该基板上的一像素矩阵的多个像素，包括一移位寄存器模块，其具有多级串接的移位寄存器，用以产生栅极驱动信号。所述移位寄存器的至少一者包括一输出电路，接收一高电压信号与一时脉信号，用以根据高电压信号于一信号传递端点产生一传递信号，以及根据时脉信号于一输出端点产生该级移位寄存器的栅极驱动信号。其中高电压信号具有一第一高电压电位，传递信号包括具有第一高电压电位的一脉冲，用以提供至后级的移位寄存器作为该级移位寄存器的一输入信号，而栅极驱动信号包括具有一第二高电压电位的一脉冲，第一高电压电位高于第二高电压电位。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式
作详细说明，其中:图1显示根据本发明的一实施例所述的影像显示系统的多种实施方式。图2显示根据本发明的第一方面的一实施例所述的移位寄存器模块示意图。图3显示根据本发明的第二方面的一实施例所述的移位寄存器模块示意图。图4显示根据本发明的第一方面的一实施例所述的移位寄存器电路图。图5显示根据本发明的第一方面的另一实施例所述的移位寄存器电路图。图6显示根据本发明的第二方面的一实施例所述的移位寄存器电路图。图7显示根据本发明的第二方面的另一实施例所述的移位寄存器电路图。图8显示根据本发明的第一与第二方面的实施例所述的移位寄存器信号波形图。主要元件符号说明:100 电子装置；101 显示器面板；102 输入单元；110-1、110-2 栅极驱动电路；120 数据驱动电路；130 像素矩阵；140 控制芯片；200、300 移位寄存器模块；400、500、600、700、SR[1]、SR[2]、SR[3]、SR[X_2]、SR[X_1]、SR[X] 移位寄存器；401、601 控制电路；402,602 输出电路；411、412、413、414、421、422、423、424、425、622 开关；CK、IN、N、OUT、P、Q、RSET、VGH, VGL, VGLU VGL2 端点；CK1、CK2、CK3、CK4、CK5、CK6、G(1)、G(2)、G(3)、G(5)、G(X_2) ,G(X-1) ,G(X) ,N(I)、N (3)、P (I)、P (3)、Q (I)、Q (3)、VSSA、VSSG、VGHl 信号；M1、M2、M2，、M3、M4、M5、M6、M7、M8、M9 晶体管；STV 起始脉波；Tgw 时间；V_gh、V_ghl、V_ssa、V_ssg 电压电位。
具体实施例方式图1显示根据本发明的一实施例所述的影像显示系统的多种实施方式。如图所示，影像显示系统可包括一显示器面板101，其中显示器面板101包括栅极驱动电路110-1与110-2、一数据驱动电路120、一像素矩阵130以及一控制芯片140。栅极驱动电路110-1与110-2用以产生多个栅极驱动信号以驱动像素矩阵130的多个像素。数据驱动电路120用以产生多个数据驱动信号以提供数据至像素矩阵130的多个像素。控制芯片140用以产生多个控制信号，包括时脉信号与起始脉波等。根据本发明的一实施例，像素矩阵130位于一基板上，栅极驱动电路110-1与110-2是以非晶硅整合型栅极驱动器(AmorphousSilicon Gate driver,简称ASG)技术制作于该基板上，以形成面板上的栅极驱动器(Gatedriver On Panel,简称 GOP)。此外，根据本发明的影像显示系统可能包括于一电子装置100。电子装置100可包括上述显示器面板101与一输入单元102。输入单元102用于接收影像信号，以控制显示器面板101显示影像。根据本发明的实施例，电子装置100有多种实施方式，包括:一行动电话、一数字相机、一个人数字助理、一移动电脑、一桌上型电脑、一电视机、一汽车用显不器、一可携式光碟播放器、或任何包括影像显示功能的装置。根据本发明的一实施例，栅极驱动电路110-1与110-2可分别包括一移位寄存器模块(以下段落将作详细的介绍)，移位寄存器模块包括多级移位寄存器，依序输出栅极驱动信号至各栅极线，用以将供应至各数据线的影像信号依序写入像素矩阵130的像素中。值得注意的是，本发明所提出的栅极驱动电路110-1与110-2可同时运作，用以双边驱动像素矩阵130，以提升驱动能力。然而，本发明并不受限于双边驱动的设计。例如，于本发明的其它实施例中，栅极驱动电路也可仅实施于像素矩阵130的一边，例如，图1的像素矩阵130仅包含单边的栅极驱动电路110-1或110-2，用以单边驱动像素矩阵130。图2显示根据本发明的第一方面的一实施例所述的移位寄存器模块示意图。移位寄存器模块200包括X级串接的移位寄存器，如图所示的移位寄存器SR[1]、SR[2]、SR[3]、...SR[X-2]、SR[X-1]与 SR[X]，用以依序输出栅极驱动信号 G(I)、G(2)、G(3)...G(X-2)、G(X-1)以及G(X)，其中X为一正整数。各移位寄存器分别包括用以接收输入信号的输入端点IN、用以输出栅极驱动信号的输出端点OUT、用以接收时脉信号的多个时脉信号输入端点CK、两个分别用以接收具有不同电压电位的低电压信号VSSA与VSSG的低电压信号输入端点VGLl与VGL2、用以接收高电压信号的高电压信号输入端VGH、用以输出传递信号的信号传递端点N与用以接收重置信号的重置信号输入端点RSET。其中信号传递端点N耦接于两级移位寄存器之间(例如，移位寄存器SR[1]与SR[3]之间)，用以提供前级移位寄存器(例如，移位寄存器SR[1])的传递信号作为后级移位寄存器(例如，移位寄存器SR[3])的输入信号。此外，重置信号输入端点RSET同样耦接于两级移位寄存器之间(例如，移位寄存器SR[1]与SR[3]之间)，用以提供后级移位寄存器(例如，移位寄存器SR[3])所输出的栅极驱动信号作为前级移位寄存器(例如，移位寄存器SR[1])的重置信号。移位寄存器模块200自控制芯片140接收多个控制信号，包括时脉信号CK1、CK2、CK3、CK4、CK5与CK6、起始脉波STV、以及定电压信号VGH1、VSSA与VSSG。一般而言，时脉信号0(1、0(2、0(3、0(4、0(5与0(6两两具有半个脉冲周期重叠，例如，参考图8的波形图，时脉信号CK2的前半个脉冲与时脉信号CKl的后半个脉冲重叠，而时脉信号CK2的后半个脉冲与时脉信号CK3的前半个脉冲重叠，并且通常时脉信号CK1、CK3与CK5提供至奇(偶)数级的移位寄存器，而时脉信号CK2、CK4与CK6提供至偶(奇)数级的移位寄存器。起始脉波STV用以起始移位寄存器模块200，如图所示，移位寄存器模块200的第一级与第二级移位寄存器SR[1]与SR[2]于输入端点IN接收起始脉波STV作为输入信号。此外，移位寄存器SR[3]-SR[X]分别于输入端点IN接收前两级移位寄存器SR[l]-SR[X-2]于所输出的传递信号作为输入信号。
值得注意的是，本发明并不限于上述的实施方法。例如，移位寄存器亦可接收前一或数级移位寄存器所输出的传递信号作为输入信号，以及接收后一或数级移位寄存器所输出的栅极驱动信号作为重置信号。此外，值得注意的是，双向移位寄存器模块中头尾的一或多个移位寄存器的输入信号及重置信号耦接方法也可作特殊的设计，以避免产生时序错误。相关的设计方法可参考本技术领域的其它文献，于此不赘述。图3显示根据本发明的第二方面的一实施例所述的移位寄存器模块示意图。图3所示的移位寄存器模块300与图2所示的移位寄存器模块200具有大体相同的结构，因此相关的描述可参考至图2的说明，于此不再赘述。其中值得注意的是，寄存器模块300的各级移位寄存器仅有一个低电压信号输入端点VGL，用以接收低电压信号VSSA，这样的设计可减少一个电压信号输入(出)针脚的使用，并进一步降低移位寄存器模块的功率耗损。以下段落作将进一步针对移位寄存器模块200与300的操作作详细的介绍。图4显示根据本发明的第一方面的一实施例所述的移位寄存器电路图。移位寄存器400包括控制电路401与输出电路402。控制电路401接收前级的移位寄存器所输出的传递信号作为输入信号，以及接收后级的移位寄存器所输出的栅极驱动信号作为重置信号，并且根据输入信号与重置信号控制控制端点P的电压电位。于本发明的实施例中，只要于各信号的输入端点输入对应的信号，移位寄存器400可实施于移位寄存器模块中任一级移位寄存器SR[1]-SR[X]。举例而言，以图4所示的信号为例，在此实施例中移位寄存器400可代表移位寄存器模块中的第3级移位寄存器，其中控制电路401接收第I级移位寄存器所输出的传递信号N(I)作为输入信号，并且接收第5级移位寄存器所输出的栅极驱动信号G(5)作为重置信号。此外，控制电路401更接收时脉信号(例如图中所示的CK3)，并根据时脉信号控制控制端点Q的电压电位。控制电路401包括开关411、412、413与414。开关411根据输入信号(例如图中所示的传递信号N(I))切换其导通状态。开关412根据重置信号(例如图中所示的栅极驱动信号G(5))切换其导通状态。开关413根据时脉信号(例如图中所示的时脉信号CK3)切换其导通状态。开关414根据N点的传递信号N(3)切换其导通状态。输出电路402接收高电压信号VGHl、时脉信号CK3以及重置信号，并且用以根据高电压信号VGHl于信号传递端点产生一传递信号N(3)、根据时脉信号CK3于输出端点产生该级移位寄存器的栅极驱动信号G(3)、以及根据重置信号G(5)重置栅极驱动信号G(3)。值得注意的是，在低电压信号部分，输出电路402除了接收低电压信号VSSA之外，更接收低电压信号VSSG，其中低电压信号VSSA与VSSG分别具有不同的电压电位。输出电路402包括开关421、422、423、424与425。开关421耦接于用以接收高电压信号VGHl的电压信号输入端点与信号传递端点N之间，并根据控制端点P的电压电位切换其导通状态。开关422耦接于信号传递端点N与用以接收低电压信号VSSG的电压信号输入端点之间，并根据控制端点Q的电压电位切换其导通状态。开关423耦接于时脉信号输入端点CLK与输出端点OUT之间，并根据控制端点P的电压电位切换其导通状态。开关424耦接于输出端点OUT与用以接收低电压信号VSSA的电压信号输入端点之间，并根据控制端点Q的电压电位切换其导通状态。开关425同样耦接于输出端点OUT与用以接收低电压信号VSSA的电压信号输入端点之间，并根据重置信号(例如图中所示的栅极驱动信号G(5))切换其导通状态。
根据本发明的一实施例，由控制芯片140所产生低电压信号VSSA与VSSG分别具有低电压电位V_ssa与V_ssg,高电压信号VGHl具有高电压电位V_ghl,而时脉信号CK1-CK6是由控制芯片140根据系统高电压信号以及低电压信号VSSG (本发明的第一方面的实施例)或VSSA(本发明的第二方面的实施例)产生,其中系统高电压信号具有高电压电位V_gh。因此，时脉信号CK1-CK6可以是具有高电压电位V_gh与低电压电位V_ssg(于本发明的第一方面的实施例)或V_ssa(于本发明的第二方面的实施例)的信号。值得注意的是，在本发明的实施例中，低电压电位V_ssg通常低于低电压电位V_ssa，高电压电位V_ghl通常高于系统高电压的电压电位V_gh，而系统高电压的电压电位V_gh是根据显示器面板的像素矩阵130所需的充电时间决定。例如，系统高电压的电压电位V_gh必须够高，使得各像素可在既定的栅极线开启时间(例如，图8所示的时间Tgw)内快速充电至一既定电压电位。与传统的栅极驱动电路不同，本发明的开关421并不接收时脉信号，而改为接收具有更高电压电位的高电压信号VGH1，使得信号传递端点N的电压电位可高于输出端点OUT的电压电位，用以增加栅极驱动电路的驱动能力，并且提升栅极驱动电路的信赖性。图5显示根据本发明的第一方面的另一实施例所述的移位寄存器电路图。在此实施例中，移位寄存器的开关是以晶体管实施，例如，NMOS晶体管M1-M9，其中晶体管Ml、M3、M6与M8为上拉晶体管，晶体管M2、M4、M5、M7与M9为下拉晶体管。移位寄存器500的操作与移位寄存器400大体相同，因此相关的描述可参考至图4的说明，于此不再赘述。图6显示根据本发明的第二方面的一实施例所述的移位寄存器电路图。移位寄存器600包括控制电路601与输出电路602。控制电路601以及输出电路602的结构大体与控制电路401与输出电路402相同，因此相关的描述可参考至图4的说明，于此不再赘述。值得注意的是，于在第二方面的实施例中，移位寄存器模块仅接收一低电压信号VSSA，因此移位寄存器600与移位寄存器400的差别在于输出电路602的开关622改为稱接于信号传递端点N与用以接收低电压信号VSSA的电压信号输入端点之间。图7显示根据本发明的第二方面的另一实施例所述的移位寄存器电路图。在此实施例中，移位寄存器的开关是以晶体管实施，例如，NMOS晶体管Ml、M2 ’、以及M3-M9，其中晶体管M1、M3、M6与M8为上拉晶体管，晶体管M2’、M4、M5、M7与M9为下拉晶体管。移位寄存器700的操作与移位寄存器500大体相同，差别在于晶体管M2’耦接于信号传递端点N与用以接收低电压信号VSSA的电压信号输入端点之间，因此相关的描述可参考至图5的说明，于此不再赘述。图8显示根据本发明的第一与第二方面的实施例所述的移位寄存器信号波形图。为了突显出第一与第二方面的实施例的差异，图8 —并显示出第一与第二方面实施例的信号波形图。更具体的说，图中所示的时脉信号CK1-CK6以及传递信号N(I)与N(3)分别具有两个不同的低电压电位V_ssg与V_ssa,其中于本发明的第一方面的实施例中，CK1-CK6以及传递信号N(I)与N(3)的低电压电位为V_ssg,而于本发明的第二方面的实施例中，CK1-CK6以及传递信号N(I)与N(3)的低电压电位为V_ssa。至于CK1-CK6以及传递信号N(I)与N(3)的高电压电位，以及其它信号的波形于第一方面与第二方面的实施例中均相同。如图所示，P(k)代表第k级移位寄存器于控制端点P的信号，Q(k)代表第k级移位寄存器于控制端点Q的信号，N(k)代表第k级移位寄存器于信号传递端点N的信号，而G(k)代表第k级移位寄存器所输出的栅极驱动信号。时脉信号CK1-CK6的脉冲宽度通常为两倍的栅极线开启时间(2*Tgw)，而各级移位寄存器于控制端点P与信号传递端点N的信号的脉冲具有两部分。在本发明的实施例中，除第I级移位寄存器以外，其它级移位寄存器于控制端点P与信号传递端点N的信号的脉冲的第一部分与第二部分的脉冲宽度均为两倍的栅极线开启时间(2*Tgw)。根据本发明的第一方面的实施例，时脉信号CK1-CK6于逻辑高时具有高电压电位V_gh,于逻辑低时具有低电压电位V_ssg。参考回图4或图5，由于开关421与422或晶体管Ml与M2耦接于高电压信号VGHl与低电压信号VSSG之间，输出电路根据控制端点P与Q的电压电位选择性输出高电压信号VGHl或低电压信号VSSG作为传递信号N(3)。此外，由于开关423与424或晶体管M3与M4耦接于时脉信号CK3与低电压信号VSSA之间，输出电路根据控制端点P与Q的电压电位选择性输出时脉信号CK3或低电压信号VSSA作为栅极驱动信号G (3)。值得注意的是，如上述，各级移位寄存器于传递端点N的信号的脉冲具有两部分，因此传递信号“1)、叭2)4(3)...等的脉冲具有二阶高电压电位。参考至图8，信号传递端点N会先被充电至接近高电压电位V_gh的一电压电位(参考至传递信号的脉冲的第一部分)，接着，信号传递端点N会被进一步充电至接近高电压电位V_ghl的一电压电位(参考至传递信号的脉冲的第二部分)，其中电压电位V_ghl高于时脉信号的高电压电位V_gh(如图中的虚线所示)。相较于栅极驱动信号G (I)、G (2)、G (3)...等，其脉冲仅具有高电压电位乂_811，传递信号N(1)、N(2)、N(3)...等的脉冲可被充电到更高的电压电位V_ghl。由于传递信号用以将脉冲传递于各级移位寄存器之间，具有更高电压电位的脉冲可提升栅极驱动电路的驱动能力。另一方面，根据本发明的第二方面的实施例，由于影像显示系统仅使用一个低电压信号VSSA，因此时脉信号CK1-CK6于逻辑高时具有高电压电位V_gh，于逻辑低时改为具有低电压电位V_ssa。参考回图6或图7，由于开关421与622或晶体管Ml与M2’耦接于高电压信号VGHl与低电压信号VSSA之间，输出电路根据控制端点P与Q的电压电位选择性输出高电压信号VGHl或低电压信号VSSA作为传递信号N(3)。此外，由于开关423与424或晶体管M3与M4耦接于时脉信号CK3与低电压信号VSSA之间，输出电路根据控制端点P与Q的电压电位选择性输出时脉信号CK3或低电压信号VSSA作为栅极驱动信号G (3)。同样地，于本发明的第二方面的实施例中，传递信号“1)、“2)、“3)...等的脉冲也具有二阶高电压电位。如图所示，信号传递端点N首先被充电至接近高电压电位V_gh的一电压电位(参考至传递信号的脉冲的第一部分)，接着，信号传递端点N会被进一步充电至接近高电压电位V_ghl的一电压电位(参考至传递信号的脉冲的第二部分)，其中电压电位V_ghl高于时脉信号的高电压电位V_gh(如图中的虚线所不)。相较于栅极驱动信号G(I)、G(2)、G(3)...等，其脉冲仅具有高电压电位V_gh，传递信号N⑴、N⑵、N⑶...等的脉冲可被充电到更高的电压电位V_ghl。由于传递信号是用以将脉冲传递于各级移位寄存器之间，具有更高电压电位的脉冲可提升栅极驱动电路的驱动能力。值得注意的是，由于在本发明的第二方面实施例中，减少一个低电压信号VSSG的使用，因此可节省一个针脚。此外，因应低电压信号的改变，时脉信号CK1-CK6的逻辑低电压电位由V_ssg提高为V_ssa,使得时脉信号的电压摆荡幅度(swing)缩小。由于功率耗损与电压大小成正比，这样的设计不仅有利于节省针脚，更可更进一步降低移位寄存器模块的功率耗损。综观所述，本发明提出的面板上的栅极驱动器(GOP)电路不仅可比传统的GOP电路具有更强的驱动能力，更能有效降低电路的功率消耗，改善传统的GOP电路的缺陷。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种影像显示系统，包括: 一栅极驱动电路，用以产生多个栅极驱动信号以驱动位于一基板上的一像素矩阵的多个像素，该栅极驱动电路包括一移位寄存器模块，该移位寄存器模块包括多级串接的移位寄存器，用以产生所述栅极驱动信号，其中所述移位寄存器的至少一者包括: 一输出电路，接收一高电压信号与一时脉信号，用以根据该高电压信号于一信号传递端点产生一传递信号，以及根据该时脉信号于一输出端点产生该级移位寄存器的该栅极驱动信号，其中该传递信号用以提供至后级的移位寄存器作为该级移位寄存器的一输入信号，并且该高电压信号的一电压电位高于该时脉信号的一高电压电位。
2.如权利要求1所述的影像显示系统，还包括一显示器面板，其中该显示器面板包括: 该栅极驱动电路； 该像素矩阵； 一数据驱动电路，用以产生多个数据驱动信号以提供数据至该像素矩阵的所述像素；以及 一控制芯片，产生该时脉信号与一起始脉波，其中该起始脉波用以起始该移位寄存器模块。
3.如权利要求1所述的影像显示系统，其特征在于，该栅极驱动电路系以非晶硅整合型栅极驱动器(Amorphous Silicon Gate driver, ASG)技术制作于该基板上。
4.如权利要求1所述的影像显示系统，其特征在于，所述移位寄存器的至少一者还包括: 一控制电路，接收前级的移位寄存器所输出的该传递信号作为该输入信号以及接收后级的移位寄存器所输出的该栅极驱动信号作为一重置信号，并且根据该输入信号与该重置信号控制一控制端点的一电压电位， 其中该输出电路更接收一第一低电压信号，并且根据该控制端点的该电压电位选择性输出该高电压信号或该第一低电压信号作为该传递信号，以及根据该控制端点的该电压电位选择性输出该时脉信号或该第一低电压信号作为该栅极驱动信号。
5.如权利要求1所述的影像显示系统，其特征在于，所述移位寄存器的至少一者还包括: 一控制电路，接收前级的移位寄存器所输出的该传递信号作为该输入信号以及接收后级的移位寄存器所输出的该栅极驱动信号作为一重置信号，并且根据该输入信号与该重置信号控制一控制端点的一电压电位， 其中该输出电路更接收一第一低电压信号与一第二低电压信号，该第一低电压信号与该第二低电压信号具有不同的电压电位，该输出电路根据该控制端点的该电压电位选择性输出该高电压信号或该第二低电压信号作为该传递信号，以及根据该控制端点的该电压电位选择性输出该时脉信号或该第一低电压信号作为该栅极驱动信号。
6.如权利要求1所述的影像显示系统，其特征在于，该输出电路包括: 一第一开关，耦接于用以接收该高电压信号的一第一电压信号输入端点与该信号传递端点之间； 一第二开关，耦接于该信号传递端点与用以接收一第一低电压信号的一第二电压信号输入端点之间；一第三开关，耦接于用以接收该时脉信号的一时脉信号输入端点与该输出端点之间； 一第四开关，I禹接于该输出端点与该第二电压信号输入端点之间；以及 一第五开关，稱接于该输出端点与该第二电压信号输入端点之间。
7.如权利要求1所述的影像显示系统，其特征在于，该输出电路包括: 一第一开关，耦接于用以接收该高电压信号的一第一电压信号输入端点与该信号传递端点之间； 一第二开关，耦接于该信号传递端点与一第二电压信号输入端点之间； 一第三开关，耦接于用以接收该时脉信号的一时脉信号输入端点与该输出端点之间； 一第四开关，I禹接于该输出端点与一第三电压信号输入端点之间；以及 一第五开关，稱接于该输出端点与该第三电压信号输入端点之间， 其中该第三电压信号输入端点用以接收一第一低电压信号，该第二电压信号输入端点用以接收一第二低电压信号，并且该第一低电压信号与该第二低电压信号具有不同的电压电位。
8.如权利要求1所述的影像显示系统，其特征在于，该传递信号的一高电压电位高于该栅极驱动信号的一高电压电位。
9.如权利要求5所述的影像显示系统，其特征在于，该第二低电压信号的一电压电位低于该第一低电压信号的一电压电位。
10.一种栅极驱动电路，制作于一基板上，用以产生多个栅极驱动信号以驱动位于该基板上的一像素矩阵的多个像素，包括: 一移位寄存器模块，包括多级串接的移位寄存器，用以产生所述栅极驱动信号，其中所述移位寄存器的至少一者包括: 一输出电路，接收一高电压信号与一时脉信号，用以根据该高电压信号于一信号传递端点产生一传递信号，以及根据该时脉信号于一输出端点产生该级移位寄存器的该栅极驱动信号， 其中该高电压信号具有一第一高电压电位，该传递信号包括具有该第一高电压电位的一脉冲，用以提供至后级的移位寄存器作为该级移位寄存器的一输入信号，该栅极驱动信号包括具有一第二高电压电位的一脉冲，该第一高电压电位高于该第二高电压电位。
11.如权利要求10所述的栅极驱动电路，其特征在于，所述移位寄存器的至少一者还包括: 一控制电路，接收前级的移位寄存器所输出的该传递信号作为该输入信号以及接收后级的移位寄存器所输出的该栅极驱动信号作为一重置信号，并且根据该输入信号与该重置信号控制一控制端点的一电压电位， 其中该输出电路更接收一第一低电压信号，并且根据该控制端点的该电压电位选择性输出该高电压信号或该第一低电压信号作为该传递信号，以及根据该控制端点的该电压电位选择性输出该时脉信号或该第一低电压信号作为该栅极驱动信号。
12.如权利要求10所述的栅极驱动电路，其特征在于，所述移位寄存器的至少一者更包括: 一控制电路，接收前级的移位寄存器所输出的该传递信号作为该输入信号以及接收后级的移位寄存器所输出的该栅极驱动信号作为一重置信号，并且根据该输入信号与该重置信号控制一控制端点的一电压电位， 其中该输出电路更接收一第一低电压信号与一第二低电压信号，该第一低电压信号与该第二低电压信号具有不同的电压电位，该输出电路根据该控制端点的该电压电位选择性输出该高电压信号或该第二低电压信号作为该传递信号，以及根据该控制端点的该电压电位选择性输出该时脉信号或该第一低电压信号作为该栅极驱动信号。
13.如权利要求10所述的栅极驱动电路，其特征在于，该输出电路包括: 一第一开关，耦接于用以接收该高电压信号的一第一电压信号输入端点与该信号传递端点之间； 一第二开关，耦接于该信号传递端点与用以接收一第一低电压信号的一第二电压信号输入端点之间，其中该第一低电压信号具有一第一低电压电位； 一第三开关，耦接于用以接收该时脉信号的一时脉信号输入端点与该输出端点之间； 一第四开关，I禹接于该输出端点与该第二电压信号输入端点之间；以及 一第五开关，稱接于该输出端点与该第二电压信号输入端点之间。
14.如权利要求13所述的栅极驱动电路，其特征在于，该传递信号具有该第一低电压电位与该第一高电压电位，并且该栅极驱动信号具有该第一低电压电位与该第二高电压电位。
15.如权利要求10所述的栅极驱动电路，其特征在于，该输出电路包括: 一第一开关，耦接于用以接收该高电压信号的一第一电压信号输入端点与该信号传递端点之间； 一第二开关，耦 接于该信号传递端点与一第二电压信号输入端点之间； 一第三开关，耦接于用以接收该时脉信号的一时脉信号输入端点与该输出端点之间； 一第四开关，I禹接于该输出端点与一第三电压信号输入端点之间；以及 一第五开关，稱接于该输出端点与该第三电压信号输入端点之间， 其中该第三电压信号输入端点用以接收具有一第一低电压电位的一第一低电压信号，该第二电压信号输入端点用以接收具有一第二低电压电位的一第二低电压信号，并且该第一低电压电位与该第二低电压电位不同。
16.如权利要求15所述的栅极驱动电路，其特征在于，该传递信号具有该第二低电压电位与该第一高电压电位，该栅极驱动信号具有该第一低电压电位与该第二高电压电位，并且该第二低电压电位低于该第一低电压电位。
全文摘要
一种影像显示系统，包括一栅极驱动电路，用以产生多个栅极驱动信号以驱动位于一基板上的一像素矩阵的多个像素。栅极驱动电路包括具有多级串接的移位寄存器的一移位寄存器模块，所述移位寄存器的至少一者包括一输出电路，接收一高电压信号与一时脉信号，用以根据高电压信号于一信号传递端点产生一传递信号，以及根据时脉信号于一输出端点产生该级移位寄存器的该栅极驱动信号。传递信号用以提供至后级的移位寄存器作为该级移位寄存器的一输入信号，并且高电压信号的一电压电位高于时脉信号的一高电压电位。
文档编号G09G3/20GK103137058SQ201110415120
公开日2013年6月5日 申请日期2011年11月24日 优先权日2011年11月24日
发明者许文财, 江建学 申请人:群康科技(深圳)有限公司, 奇美电子股份有限公司