小数分频器及小数分频方法与流程

本申请涉及集成电路
技术领域：
，尤其涉及小数分频器及小数分频方法。
背景技术：
：通常电路中只有一个时钟源，而各个模块有需要不同频率的工作时钟。因此，常见的做法是为系统配备一个高频的时钟源，然后各模块对该高频时钟源进行分频，从而得到各模块需要的时钟。但是，通常各模块需要的时钟频率可能千差万别，高频时钟源不能保证是所有时钟的整数分频倍数，所以小数分频器的需求就应运而生。参见图1所示的现有技术的小数分频器，现有的小数分频锁相环需要增加额外的电路，一般用增量总和的方法，采用两组(或多组)整数分频组合，根据环路滤波器的级数，生成一个平均的小数分频器，来实现小数分频。噪声大，功耗大，可能会对系统性能造成极大的影响，降低整个产品的性能指标。技术实现要素：本申请实施例的目的是提供一种小数分频器及小数分频方法，用以解决噪声大，功耗大的问题。为实现上述目的，本申请提供了如下方案：一种小数分频器，包括：压控振荡器VCO，用于根据电压信号输出同频率异相位的N个时钟信号；状态机，用于产生状态信号；复选器，连接于所述VCO、所述状态机和分频器之间，用于接收所述VCO发送的所述N个时钟信号，以及所述状态机发送的所述状态信号，根据所述状态信号，在所述VCO输出的所述N个时钟信号中，选择第一时钟信号输入至所述分频器；所述分频器，与所述复选器连接，用于接收所述复选器发送的所述第一时钟信号，将所述第一时钟信号进行小数分频后，输出小数分频时钟信号。可选地，所述N个时钟信号中相邻的时钟信号的相位偏差为360°/N；所述N个时钟信号中的每个时钟信号的周期均为T。可选地，所述小数分频时钟信号的精度为1/N。可选地，所述状态机维持原状态、跳转一个状态或者跳转K个状态。可选地，所述分频器还用于，当所述状态机跳转一个状态时，从所述第一时钟信号向前跳至相邻的第二时钟信号时，根据当前周期T减去T/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳至相邻的第三时钟信号时，根据所述当前周期T加上T/N，并作为所述小数分频时钟信号的周期。可选地，所述分频器还用于，当所述状态机跳转K个状态时，从所述第一时钟信号向前跳K个后的第四时钟信号时，根据所述当前周期T减去KT/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳K个后的第五时钟信号时，根据所述当前周期T加上KT/N，并作为所述小数分频时钟信号的周期。一种小数分频方法，所述方法包括：根据电压信号输出同频率异相位的N个时钟信号；产生状态信号；根据所述状态信号，在所述N个时钟信号中选择第一时钟信号；将所述第一时钟信号进行小数分频后，输出小数分频时钟信号。可选地，所述N个时钟信号中相邻的时钟信号的相位偏差为360°/N；所述N个时钟信号中的每个时钟信号的周期均为T。可选地，所述状态机跳转一个状态或者K个状态。可选地，当所述状态机跳转K个状态时，从所述第一时钟信号向前跳K个后的第四时钟信号时，根据当前周期T减去KT/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳K个后的第五时钟信号时，根据所述当前周期T加上KT/N，并作为所述小数分频时钟信号的周期。根据本申请提供的具体实施例，本申请公开了以下技术效果：本发明实施例提供的小数分频器及小数分频方法，实现了小数分频功能，具有结构简单、低功耗、低噪声的优点。当然，实施本申请的任一产品并不一定需要同时达到以上所述的所有优点。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术提供的小数分频器；图2为本申请实施例提供的一种小数分频器的结构示意图；图3为本申请实施例提供的VCO输出的时钟信号示意图；图4为本申请实施例提供的复选器的结构示意图；图5为本申请实施例提供的小数分频器的仿真示意图图6为本申请实施例提供的小数分频方法流程图。具体实施方式为使得本申请的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。实施例一图2为本申请实施例一提供的一种小数分频器的结构示意图。如图2所示，小数分频器包括：压控振荡器VCO、状态机、复选器和分频器。该小数分频器是基于压控振荡器(VoltageControlledOscillator，简称VCO)多相位输出实现的小数分频器，用于向外部的时钟驱动电路提供小数分频时钟信号。具体地，小数分频器的工作原理如下：压控振荡器VCO，用于根据电压信号输出同频率异相位的N个时钟信号。所述N个时钟信号中相邻的时钟信号的相位偏差为360°/N；所述N个时钟信号中的每个时钟信号的周期均为T。所述小数分频时钟信号的精度为1/N。例如，参见图3所示的VCO输出的时钟信号示意图。如图3所示，3个时钟信号分别为VCO<n-1>、VCO<n>和VCO<n+1>，小数分频时钟信号的小数部分的精度由VCO提供的相位的数目来决定，例如，假设VCO提供了8个相位的时钟信号，每个相位的时钟信号的频率均为Fvco，周期均为Tvco，相邻的时钟信号的相位偏差为45°，即VCO<n-1>与VCO<n>的相位偏差为45°，那么输出的小数分频时钟信号的精度即为1/8(0.125)。状态机，用于产生状态信号。状态机为旋转状态机。参见图3所示的Sw(n->n+1)为状态信号。可选地，所述状态机维持原状态、跳转一个状态或者跳转K个状态。复选器，连接于所述VCO、所述状态机和分频器之间，用于接收所述VCO 发送的所述N个时钟信号，以及所述状态机发送的所述状态信号，根据所述状态信号，在所述VCO输出的所述N个时钟信号中，选择第一时钟信号输入至所述分频器。参见图4所示的复选器的结构示意图，复选器MUX的第一端接收所述VCO发送的所述N个时钟信号，第二端接收状态机发送的状态信息，第三端与分频器连接，输出选择后的第一时钟信号给分频器。参见图3，复选器根据状态信号Sw(n->n+1)，选择了时钟信号VCO<n>；复选器根据状态信号Sw(n->n+1)，选择了时钟信号VCO<n+1>。所述分频器，与所述复选器连接，用于接收所述复选器发送的所述第一时钟信号，将所述第一时钟信号进行小数分频后，输出小数分频时钟信号。参见图3，CKOUT为分频器输出的小数分频时钟信号。CKOUT对应于第一时钟信号VCO<n>，以及状态机发送的状态信号Sw(n->n+1)；CKOUT对应于第三时钟信号VCO<n+1>，以及状态机发送的状态信号Sw(n->n+1)。结构中的锁相环中都包含有VCO模块用来产生一个稳定的振荡频率，而VCO一般都会有多相位输出，4相位、8相位、16相位或其它相位。选择其中一个相位发送到输出分频器，即产生一个输出时钟。在某个时间点切换当前相位到其它的相位上，这样会产生一个不完整的VCO时钟输出，这样通过分频器后就会产生一个小数分频的时钟输出。可选地，所述分频器还用于，当所述状态机跳转一个状态时，从所述第一时钟信号向前跳至相邻的第二时钟信号时，根据当前周期T减去T/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳至相邻的第三时钟信号时，根据所述当前周期T加上T/N，并作为所述小数分频时钟信号的周期。例如，如果状态机控制相位向后跳一个，那么小数分频时钟信号的周期从当前的Tvco变成9Tvco/8；如果状态机控制相位向前跳一个，那么小数分频时钟信号的周期从Tvco变成7Tvco/8。可以组合出的整数加小数分频值参 见表1和图5所示的小数分频器的仿真示意图。表一Int.frac7Tvco/8Tvco9Tvco/8Pass？2020v2.125011v2.25002v2.625300v2.75210v2.875120v3030v3.125021v3.25012v3.375003v3.5400v3.625310v3.75220v3.875130v4040v可选地，所述分频器还用于，当所述状态机跳转K个状态时，从所述第一时钟信号向前跳K个后的第四时钟信号时，根据所述当前周期T减去KT/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳K个后的第五时钟信号时，根据所述当前周期T加上KT/N，并作为所述小数分频时钟信号的周期。如果修改状态机，让它可以一次跳两个或K个状态，那么1.5以上的分 频都可以实现。可选地，切换相位的时刻为了不产生短时脉冲波干扰，当相位向后跳时，需要用目标相位的时钟沿来做切换的触发；而当相位向前跳时，需要用当前相位的时钟沿做触发。可以通过配合锁相环里的输入分频器和环路分频器，增加输出的精度，来提高输出时钟频率精度。实施例二图6为本申请实施例提供的小数分频方法流程图，该实施例的执行主体可以是小数分频器，小数分频方法具体包括以下步骤：步骤601、根据电压信号输出同频率异相位的N个时钟信号；步骤602、产生状态信号；步骤603、根据所述状态信号，在所述N个时钟信号中选择第一时钟信号；步骤604、将所述第一时钟信号进行小数分频后，输出小数分频时钟信号。可选地，所述N个时钟信号中相邻的时钟信号的相位偏差为360°/N；所述N个时钟信号中的每个时钟信号的周期均为T。可选地，所述状态机跳转一个状态或者K个状态。可选地，当所述状态机跳转K个状态时，从所述第一时钟信号向前跳K个后的第四时钟信号时，根据当前周期T减去KT/N，并作为所述小数分频时钟信号的周期；当所述状态机从所述第一时钟信号向后跳K个后的第五时钟信号时，根据所述当前周期T加上KT/N，并作为所述小数分频时钟信号的周期。由于该实施例二中各个步骤中的实现细节，在实施例一中均有记载，参照执行即可，因此，相关的实现细节可以参见实施例一中的介绍，这里不再赘述。因此，本发明实施例提供的小数分频器及小数分频方法，适合用于系统级芯片SOC(SystemonaChip，简称SOC)的锁相环中实现小数分频功能， 具有结构简单、低功耗、低噪声的优点。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其与方法实施例相似，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。本领域普通技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执轨道，取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执轨道的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或
技术领域：
内所公知的任意其它形式的存储介质中。以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进轨道了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。当前第1页1 2 3