模拟至数字转换装置及相关的校准方法与校准模块与流程

本发明涉及一种模拟至数字转换装置及相关的校准方法与校准模块，尤其涉及一种可通过调整输出数字信号的位元权重来消除非理想效应的模拟至数字转换装置及相关的校准方法与校准模块。

背景技术：

连续逼近暂存器式模拟至数字转换器是一种将二进位搜索算法(the binary search algorithm)应用于模拟数字转换的模拟至数字转换器。一般而言，连续逼近暂存器式模拟至数字转换器的转换速率通常被外部提供的转换时钟(conversion clock)所控制。在转换时钟的每个周期，连续逼近暂存器式模拟至数字转换器必须采样一模拟输入，以及从最高有效位元(the most significant bit，MSB)到最低有效位元(the least significant bit，LSB)逐位的产生一相对应的数字输出。

当连续逼近暂存器式模拟至数字转换器中的电路元件因制程漂移而发生不匹配的状况时，连续逼近暂存器式模拟至数字转换器的分辨率会受到影响。通常来说，现有技术可通过提高电路元件面积来降低制程漂移所造成的影响。然而，提高电路元件面积会造成额外的功率消耗并增加连续逼近暂存器式模拟至数字转换器所需晶片面积。因此，如何在不影响电路效能及成本的情况下降低制程漂移所造成的影响便成为业界亟欲探讨的议题。

技术实现要素：

为了解决上述的问题，本发明提供一种可通过调整输出数字信号的位元权重来消除非理想效应的模拟至数字转换装置及相关的校准方法与校准模块。

本发明公开一种模拟至数字转换装置，包括一转换模块，用来根据多个取样信号，取样一输入电压，以产生一比较信号；一控制模块，用来根据该比较信号，调整该多个取样信号，以产生对应于该输入电压的一第一数字信号，其中该第一数字信号对应于多个权重；以及一校准模块，用来根据该第一数字信号，调整该多个取样信号，以使该控制模块根据该比较信号取得一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。

本发明还公开一种校准方法，用于一模拟至数字转换装置，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号，该校准方法包括根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。

本发明还公开一种校准模块，用于一模拟至数字转换装置，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号，该校准模块包括一处理单元；以及一储存单元，用来储存一程式代码，该程式代码指示该处理单元执行以下步骤：根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。

附图说明

图1为本发明实施例一模拟至数字转换装置的示意图。

图2为图1所示模拟至数字转换装置一实现方式的示意图。

图3～5为图2所示的模拟至数字转换装置运作时相关信号的示意图。

图6为本发明实施例一校准方法的流程图。

图7为本发明实施例一校准模块的示意图。

其中，附图标记说明如下：

10 模拟至数字转换装置

100 转换模块

102 控制模块

104 校准模块

106 取样与保持单元

108 比较单元

60 校准方法

600～606 步骤

70 校准模块

700 处理单元

710 储存单元

714 程序代码

ADJ 控制信号

C1P～C10P、C1N～C10N 电容

CA 电容阵列

Cu 单位电容值

Di～D0、Dz 位元

DOUT、Draw1、Draw2 数字输出信号

Ni～N1、Pi～P1、SAM 取样信号

PRO1、PRO2 乘积

VIN 输入电压

VP 电压

Wi～W0、Wx 权重

WSET 权重集

具体实施方式

请参考图1，图1为本发明实施例一模拟至数字转换装置10的示意图。模拟至数字转换装置10可为一连续逼近暂存器式模拟至数字转换器，用来将一输入电压VIN转换为一数字输出信号DOUT。如图1所示，模拟至数字转换装置10包括一转换模块100、一控制模块102以及一校准模块104。转换模块100包括一取样与保持单元106、一比较单元108，用来根据一取样信号SAM、Pi～P1、Ni～N1，取样输入电压VIN，以产生一比较信号VOUT。控制模块102根据比较信号VOUT，调整取样信号SAM及取样信号Pi～P1、Ni～N1，以取得数字输出信号DOUT的位元Di～D0，其中位元Di～D0分别对应于一权重集WSET中的权重Wi～W0，且位元Di～D1对应于取样信号Pi～P1、Ni～N1。校准模块104用来根据数字输出信号DOUT，调整权重集WSET，以消除制程漂移所产生的非理想效应。

详细来说，当模拟至数字转换装置10起始运作时，取样与保持单元106根据取样信号SAM，取样输入电压VIN来产生一电压VP；取样与保持单元106并根据取样信号Pi～P1、Ni～N1调整电压VP。比较单元108根据电压VP，产生比较信号VOUT至控制模块102。根据比较信号VOUT，控制模块102首先产生数字输出信号DOUT的最大有效位元Di，并根据位元Di调整取样信号Pi、Ni。接下来，控制模块102根据比较信号VOUT，产生位于位元Di之后的位元Di-1，并根据位元Di-1调整取样信号Pi-1、Ni-1，以此类推。通过上述流程，控制模块102可依序产生数字输出信号DOUT的位元Di～D0，其中位元Di～D0分别对应于权重集WSET的权重Wi～W0。

在此实施例中，权重Wi～W0包括至少一权重Wx，其中权重Wx的数 值小于权重Wi～W0中位于权重Wx后方所有权重的总和(即)。在此状况下，相同的输入电压VIN可以用相异的数字输出信号DOUT来表示。当校准模块104根据数字输出信号DOUT，判断数字输出信号DOUT所对应的输入电压VIN可以用不同的方式表示时，校准模块104会将此时的数字输出信号DOUT存为数字输出信号Draw1。接下来，校准模块104利用控制信号ADJ，调整控制模块102所产生的取样信号Pi～P1、Ni～N1，以使控制模块102产生相异的数字输出信号DOUT来表示输入电压VIN。在转换程序完毕后，校准模块104将新的数字输出信号DOUT储存为数字输出信号Draw2。通过比较数字输出信号Draw1及Draw2，校准模块104可调整权重集WSET，以消除模拟至数字转换装置10中元件不匹配所造成的非理想效应。

需注意的是，虽然模拟至数字转换装置10产生的数字输出信号DOUT具有i+1个位元，然而为了使相同的输入电压VIN可以用相异的数字输出信号DOUT来表示，权重Wi～W0中权重Wj会被设计为小于等于2^j(即Wj≤2^j,j∈[0,i])。在此状况下，相较于传统具有二元分布权重的模拟至数字转换器，模拟至数字转换装置10需使用较多的位元数来表达相同的数值。举例来说，具有i+1个位元输出信号的模拟至数字转换装置10可能为i位元的模拟至数字转换器。

关于图1所示模拟至数字转换装置10详细运作方式，举例说明如下。请参考图2，图2为图1所示模拟至数字转换装置10一实现方式的示意图。在图2中，模拟至数字转换装置10为一10位元模拟至数字转换器，输入电压VIN为输入端INP的电压VINP与输入端INN的电压VINN间的电压差(即VIN＝VINP-VINN)，电压VP为比较单元108输入端CINP的电压VPP与输入端CINN的电压VPN间的电压差(即VP＝VPP-VPN)。取样与保持单元106包括开关SW1、SW2及一电容阵列CA，电容阵列包括电容C1P～C10P及C1N～C10N，其中电容C1P～C10P分别耦接于取样信号P1～P10与输入端VPP之间，而电容C1N～C10N分别耦接于取样信号N1～N10与输入端VPN之间。电容C1P、C1N对应于位元D1，且电容C1P、C1N的电容值正比于权重W1；电容C2P、C2N对应于位元D2，且电容C2P、C2N的电容值正比于权重W2，以此类推。在此实施例中，权重集WSET的权重W10～W0分别 为[448,256,144,80,46,24,12,8,4,2,1]，因此电容C1P、C1N的电容值为Cu，电容C2P、C2N的电容值为2Cu，以此类推。

需注意的是，权重集WSET的权重W10小于权重W9～W0的总和。也就是说，在此实施例中，权重W10为前述的权重Wx，使得相同的输入电压VIN可以用相异的数字输出信号DOUT来表示。此外，此实施例中权重集WSET的权重W9～W4也皆符合成为权重Wx的条件。

当图2所示模拟至数字转换装置10起始运作时，控制模块102切换取样信号SAM，以断开开关SW1、SW2。此时，电压VP等于输入电压VIN，取样信号P10～P1、N10～N1皆为模拟至数字转换装置10中一电源电压VDD。接下来，比较单元108根据电压VP，产生比较信号VOUT。根据比较信号VOUT，控制模块102产生数字输出信号DOUT的位元D10。当电压VPP大于电压VPN时，控制模块102调整位元D10为高逻辑准位(即〝1〞)，并将取样信号P10调整为地端电压及维持取样信号N10为电源电压VDD；而当电压VPP小于电压VPN时，控制模块102调整位元D10为低逻辑准位(即〝0〞)，并将取样信号P10维持在电源电压VDD及将取样信号N10调整为地端电压。于产生位元D10并据以调整取样信号P10、N10后，比较单元108依据调整后的电压VP，产生位元D9并经由控制模块102调整取样信号P9、N9。通过重复实施产生位元D10、D9的流程，控制模块102可依序产生数字输出信号DOUT的位元D8～D0。

在此实施例中，电容C1P～C10P及C1N～C10N的电容值可能会因制程漂移而偏离原始设计值，因此权重集WSET的权重W10～W0需被合适调整，以消除制程漂移所造成的非理想效应。为了达到上述目的，校准模块104会侦测数字输出信号DOUT是否具有相异的表达方式。在一实施例中，当数字输出信号DOUT的位元D10～D0中一位元Dz相异于位于位元Dz之后的多个位元时，校准模块104判断数字输出信号DOUT具有相异的表达方式。当校准模块104判断数字输出信号DOUT具有相异的表达方式时，校准模块104会将此时的数字输出信号DOUT储存为数字输出信号Draw1，并通过控制信 号ADJ使控制模块102调整取样信号P10～P1、N10～N1为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在第2次转换电压VP的过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元Dz相异于数字输出信号Draw1的位元Dz。于第2次转换程序完毕后，校准模块104将新的数字输出信号DOUT储存为数字输出信号Draw2。根据数字输出信号Draw1与权重集WSET间的乘积PRO1()与数字输出信号Draw2与权重集WSET间的乘积PRO2间的差距，校准模块104调整权重集WSET，以消除模拟至数字转换装置10中制程漂移所造成的非理想效应。在此实施例中，模拟至数字转换装置10不需使用额外的模拟元件，来消除制程漂移所造成的非理想效应，模拟至数字转换装置10的制造成本及设计复杂度可被有效降低。

请参考图3，图3为图2所示的模拟至数字转换装置10运作时相关信号的示意图。在图3中，模拟至数字转换装置10在第1次取样所产生的数字输出信号DOUT的位元D10～D0为10001001010。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N1为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝0〞，并取得01110010100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为504及乘积PRO2为496，并将乘积PRO2与乘积PRO1的差距－8加至权重W10。经过第1次取样后，权重集WSET改变为[440,256,144,80,46,24,12,8,4,2,1]。

模拟至数字转换装置10在第2次取样所产生的数字输出信号DOUT的位元D10～D0也为10001001010。类似于第1次取样过程，校准模块104将10001001010储存为数字输出信号Draw1，并通过控制信号ADJ，取得01110010100作为数字输出信号Draw2。由于权重集WSET中W10已在第1次取样过程中被修正，因此在第2次取样时，乘积PRO1等于乘积PRO2，校 准模块104不会调整权重集WSET。

在第3次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为01000101000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝0〞，并取得00111011010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为288及乘积PRO2为292，并将乘积PRO2与乘积PRO1间的差距4加至权重W9。需注意的是，在此实施例中，校准模块104会将乘积PRO2与乘积PRO1间的差距4一并加至权重W10。

模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为01000101000。类似于第3次取样过程，由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将01000101000储存为数字输出信号Draw1，并通过控制信号ADJ，取得00111011010作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第3次取样过程中被修正，因此在第4次取样时，乘积PRO1与PRO2相等，校准模块104不调整权重集WSET。通过重复上述校准程序，校准模块104可逐步修正权重集WSET，以达到消除模拟至数字转换装置10中非理想效应的目的。

请参考图4，图4为图2所示的模拟至数字转换装置10运作时相关信号的示意图。图4所示第1、2次取样过程可参照图3所示第1、2次取样过程的相关叙述，为求简洁在此不赘述。在第3次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为01000101000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有 相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝0〞，并取得00111011010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为288及计算数字输出信号Draw2与权重集WSET的乘积PRO2为292，并将乘积PRO2与乘积PRO1间的差距4加至权重W9。在此实施例中，在调整权重W9时，校准模块104不会一并调整权重W10。

类似于第3次取样过程，模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为01000101000。校准单元将01000101000储存为数字输出信号Draw1，并通过控制信号ADJ，取得00111011010作为数字输出信号Draw2。由于权重集WSET中W9已在第3次取样过程中被修正，因此在第4次取样过程中乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。

在第5次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为10001001010。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝0〞，并取得01110010100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为496且乘积PRO2为500，并将乘积PRO2与乘积PRO1间的差距－4加至权重W10。

类似于第5次取样过程，模拟至数字转换装置10在第6次取样所产生的数字输出信号DOUT的位元D10～D0也为10001001010。校准单元将10001001010储存为数字输出信号Draw1，并通过控制信号ADJ，取得01110010100作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第1、3、5次取样过程中被修正，因此在第6次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。通过多次取样及校准过程，校准模块104可逐步修正权重集WSET，以消除模拟至数字转换装置10中的非理想效应。

请参考图5，图5为图2所示的模拟至数字转换装置10运作时相关信号的示意图。在第1次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D10，而取得01110000000作为数字输出信号DOUT的位元D10～D0。在此状况下，由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝1〞，并取得10000110100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为480及数字输出信号Draw2与权重集WSET的乘积PRO2为488。由于在取得数字输出信号Draw2时是将数字输出信号DOUT的位元D10强制设为〝1〞，因此在此实施例中校准模块104是将权重W10减去乘积PRO2与乘积PRO1间的差距8。经过第1次取样后，权重集WSET改变为[440,256,144,80,46,24,12,8,4,2,1]。

类似于第1次取样过程，模拟至数字转换装置10在第2次取样所产生的数字输出信号DOUT的位元D10～D0也为01110000000。校准单元将01110000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得10000110100作为数字输出信号Draw2。由于权重集WSET中W10已在第1 次取样过程中被修正，因此在第2次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。

在第3次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D9，而取得00111000000作为数字输出信号DOUT的位元D10～D0。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝1〞，并取得01000001010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为270及计算数字输出信号Draw2与权重集WSET的乘积PRO2为266。由于在取得数字输出信号Draw2时是将数字输出信号DOUT的位元D9强制设为〝1〞，因此在此实施例中校准模块104是将权重W9减去乘积PRO2与乘积PRO1间的差距－4。

类似于第3次取样过程，模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为00111000000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将00111000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得01000001010作为数字输出信号Draw2。由于权重集WSET中W9已在第3次取样过程中被修正，因此在第4次取样时，乘积PRO2与乘积PRO1相等，校准模块104不调整权重集WSET。

在第5次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D10，而取得01110000000作为数字输出信号DOUT的位元D10～D0。在此状况下，由于位元D10相异于随后的位元D9～D7，校准模 块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝1〞，并取得10000110100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为484及乘积PRO2为480，并将权重W10减去乘积PRO2与乘积PRO1间的差距－4。经过第5次取样后，权重集WSET改变为[444,260,144,80,46,24,12,8,4,2,1]。

类似于第5次取样过程，模拟至数字转换装置10在第6次取样所产生的数字输出信号DOUT的位元D10～D0也为01110000000。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将01110000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得10000110100作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第1、3、5次取样过程中被修正，因此在第6次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。通过多次取样及校准过程，校准模块104可逐步修正权重集WSET，以消除模拟至数字转换装置10中的非理想效应。

由图5所示的实施例可知，即使模拟至数字转换装置10在转换数字输出信号DOUT时发生不正常运作，校准模块104仍可合适地修正权重集WSET。

根据不同应用及设计理念，本领域技术人员应可实施合适的更动及修改。在一实施例中，校准模块104可根据校准精准度的要求，调整校准模块在单次校准程序中修正权重集WSET的改变量。当修正权重集WSET的精准度要求提升时，校准模块104在单次校准程序中调整权重集WSET的改变量可小于数字输出信号Draw2与权重集WSET的乘积与数字输出信号Draw1与权重集WSET的乘积间的差距。举例来说，校准模块104在单次校准程序中调整 权重集WSET的改变量可为1、0.5、0.25、0.125等数值，且不限于此。在另一实施例中，校准模块104在单次校准程序中调整权重集WSET的改变量可根据校准模块104所实施校准程序的次数而逐渐降低，以在精准度与校准速度间取得平衡。

此外，模拟至数字转换装置10可另包括一储存模块(未绘示于第1、2图)，用来储存调整过后的权重集WSET。在此状况下，模拟至数字转换装置10与起始运作时可读取储存模块中所储存的权重集WSET，作为产生数字输出信号DOUT的依据。储存单元可为只读式存储器(Read-Only Memory，ROM)、随机存取存储器(Random-Access Memory，RAM)、光碟只读存储器(CD-ROM/DVD-ROM)、磁带(magnetic tape)、硬碟(hard disk)及光学数据储存装置(optical data storage device)等，而不限于此。

上述实施例中校准模块104调整权重集WSET的流程可归纳为一校准方法60，如图6所示。校准方法60可用于一模拟至数字转换装置中一校准模块，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号(如数字输出信号Draw1)。需注意的是，多个权重包括一第一权重，其中该第一权重的数值小于该多个权重中位于该第一权重之后的权重的数值总和。也就是说，该模拟至数字转换装置可利用相异的数字信号表示相同的输入电压。校准方法60包括以下步骤：

步骤600：开始。

步骤602：根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重。

步骤604：根据该第一数字信号及该第二数字信号，调整该多个权重。

步骤606：结束。

根据校准方法60，校准模块首先根据第一数字信号(如数字输出信号 Draw1)，调整多个取样信号，以取得一第二数字信号(如数字输出信号Draw2)。第二数字信号相异于第一数字信号且对应于多个权重。举例来说，当第一数字信号中一第一位元相异于位于第一位元之后的多个位元时，校准模块通过调整多个取样信号所取得的第二数字信号的第一位元相异于第一数字信号的第一位元。

接下来，校准模块根据第一数字信号及第二数字信号，调整多个权重。在一实施例中，校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与多个权重的一第二乘积间的一差距，调整多个权重中对应于第一位元的一第一权重。在另一实施例中，该校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与多个权重的一第二乘积间的一差距，调整多个权重中对应于第i位元的一第i权重及多个权重中位于第i权重之前的权重。在又另一实施例中，该校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与该多个权重的一第二乘积间的一差距，将多个权重中对应于第一位元的一第一权重调整一改变量，其中该改变量可等于或小于第一乘积与第二乘积间的差距。校准方法60的详细运作过程可参照前述，为求简洁，在此不赘述。

此外，校准模块可将调整过后的多个权重储存于模拟至数字转换装置中一储存模块。模拟至数字转换装置起始运作时，可读取储存模块的多个权重作为产生第一数字信号及第二数字信号的依据。

根据不同应用及设计理念，校准模块106可以各式各样的方式实现。举例来说，请参考图7，图7为本发明实施例中一校准模块70的示意图。校准模块70用于一模拟至数字转换装置，其包括一处理单元700以及一储存单元710。处理单元700可为一微处理器或一特定应用集成电路(Application-Specific Integrated Circuit，ASIC)。储存单元710可为任一数据储存装置，用来储存一程序代码714，处理单元700可通过储存单元710读取及执行程序代码714。举例来说，储存单元710可为只读式存储器、随机 存取存储器、光盘只读存储器、磁带、硬盘及光学数据储存装置等，而不限于此。

在此实施例中，校准方法60可被编译成程序代码714，以使校准模块70根据程序代码714，实施步骤600～606来调整对应于模拟至数字转换装置的数字输出信号的多个权重，从而消除模拟至数字转换装置中的非理想效应。

综上所述，上述实施例中校准模块可根据对应于相同输入电压的相异数字输出信号，调整模拟至数字转换装置中对应于数字输出信号的多个权重。如此一来，模拟至数字转换装置不需使用额外的模拟元件，即可消除制程漂移所造成的非理想效应。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。