减小模数转换器中的失真的制作方法

模数转换器(ADC)用于许多不同的组件中以使得传入的模拟信号能够转换成数字格式。正是这样，因为现代半导体通常在数字域中执行大量处理。ADC能够在多种信号处理路径中使用，范围从低频率应用到相对较高频率的应用。不同的ADC具有可以适用于特定实施方式的不同特性。虽然一个合适的ADC架构是δ-σ调制器，但是对于某些情况，此类ADC的尺寸、电力消耗和计算开销能够大于所希望的。

技术实现要素：

在一个方面中，一种设备包括：第一压控振荡器(VCO)模数转换器(ADC)单元，以接收差分模拟信号的第一部分并且将差分模拟信号的第一部分转换成第一数字值；第二VCO ADC单元，以接收差分模拟信号的第二部分并且将差分模拟信号的第二部分转换成第二数字值；组合器，以从第一和第二数字值中形成组合数字信号；抽取电路，以接收组合数字信号并且将组合数字信号滤波成滤波后的组合数字信号；以及消除电路，以接收滤波后的组合数字信号并且至少部分地基于系数值产生失真消除的数字信号。

在实施例中，消除电路用于从非易失性存储器中获得系数值。非易失性存储器可存储多个系数值，每个系数值与温度范围和过程类型中的至少一个相关联。另外，控制器可以被配置成基于从至少一个热传感器接收的设备的温度信息从多个系数值中选择系数值。

在示例中，消除电路包括：第一函数产生器，以产生滤波后的组合数字信号的立方值；增益电路，以将系数值应用到立方值以产生消除信号；以及第二组合器，以组合滤波后的组合数字信号和消除信号以获得失真消除的数字信号。

在示例中，第一VCO ADC单元包括第一压控环形振荡器并且第二VCO ADC单元包括第二压控环形振荡器，以减小二级失真。

在另一个示例中，消除电路包括：第一函数产生器，以产生滤波后的组合数字信号的立方值；校准电路，以接收数字化的校准信号、从数字化的校准信号计算功率值，并且基于功率值产生系数值；乘法器，以产生立方值和系数值的乘积；以及第二组合器，以组合该乘积和滤波后的组合数字信号。在此示例中，第一函数产生器耦合在抽取电路与第二组合器之间的前馈中。音调产生电路可以被配置成在校准模式中提供对应于数字化校准信号的校准信号到第一和第二VCO ADC单元以使得校准电路能够产生系数值。

在一个示例中，第一VCO ADC单元包括：环形振荡器，以接收差分模拟信号的第一部分并且输出多个相位信号；多个采样器电路，以接收多个相位信号并且输出多个采样信号；多个相位检测器，以检测多个采样信号中的一对之间的相位；多个编码器，以接收检测到的相位并且产生二进制输出；以及微分器，以接收二进制输出并且产生第一数字值。

在另一方面，一种系统包括：接收差分模拟信号的差分信号路径。此差分信号路径可以包括：抗混叠滤波器，以滤波差分模拟信号；衰减器，其耦合到抗混叠滤波器以衰减滤波后的差分模拟信号；输入缓冲器，以缓冲滤波后的差分模拟信号；以及差分ADC，其耦合到输入缓冲器，该差分ADC包括：第一VCO ADC单元，以接收滤波后的差分模拟信号的第一部分并且将滤波后的差分模拟信号的第一部分转换成第一数字值；第二VCO ADC单元，以接收滤波后的差分模拟信号的第二部分并且将滤波后的差分模拟信号的第二部分转换成第二数字值；第一组合器，以从第一和第二数字值形成组合数字信号；以及校正电路，以接收组合数字信号并且使用系数值从组合数字信号产生三级失真消除的数字信号。

在示例中，第一VCO ADC单元包括第一压控环形振荡器并且第二VCO ADC单元包括第二压控环形振荡器，以从组合数字信号中移除二级失真。第一VCO ADC单元可以包括：环形振荡器，以接收滤波后的差分模拟信号的第一部分并且输出多个相位信号；多个采样器电路，以接收多个相位信号并且输出多个采样信号；多个相位检测器以检测多个采样信号中的一对之间的相位；多个编码器，以接收检测到的相位并且产生二进制输出；以及微分器，以接收二进制输出并且产生第一数字值。

在示例中，校正电路包括消除回路电路，该消除回路电路具有：第一函数产生器，以产生组合数字信号的立方值；增益电路，以将系数值应用到立方值以产生消除信号；以及第二组合器，以将组合数字信号和消除信号组合以获得三级失真消除数字信号。第一函数产生器耦合在第一组合器与第二组合器之间的前馈中。

在另一个示例中，校正电路包括校准回路电路，该校准回路电路具有：混频器，以接收组合数字信号并且混频组合数字信号与混频信号以获得混频过的信号；滤波器，其滤波混频过的信号；第二函数产生器，以产生滤波后的混频过的信号的平方值；以及第三组合器，以从平方值产生系数值。

在更进一步的方面中，非暂时性计算机可读媒体包括指令，以使得控制器能够被配置成：确定装置的至少一个操作参数；访问装置的非易失性存储器的项以获得基于至少一个操作参数的系数值；以及将系数值提供到装置的模数转换器的消除电路，以使得消除电路能够使用系数值减小在模数转换器中从模拟信号产生的数字值中的三级失真。

在示例中，计算机可读媒体另外包括指令，以使得控制器能够确定至少一个操作参数并且以第一模式和第二模式访问项，以使得校准电路能够产生系数值。

在示例中，计算机可读媒体另外包括指令，以使得控制器能够在系数值产生之后停用校准电路。指令可进一步使得模数转换器能够产生数字值的立方值与系数值的乘积并且组合该乘积与数字值以减小三级失真。

附图说明

图1是根据实施例的ADC的高层次视图的框图。

图2是根据实施例的示例基于环形振荡器的ADC的框图。

图3是根据实施例的ADC的进一步的细节的框图。

图4是根据实施例的代表性四级环形振荡器的示意图。

图5是根据实施例的ADC的采样器和转换电路的进一步细节的框图。

图6是根据实施例的从ADC的采样相位信息获得的一组采样相位值的图解说明。

图7是根据实施例的三级失真消除函数的图解说明。

图8是根据另一个实施例的接收器的一部分的框图。

图9是说明根据实施例的输入电路的示意图。

图10是根据实施例的方法的流程图。

图11是根据一个实施例的调谐器的框图。

图12是根据一个实施例的系统的框图。

具体实施方式

在各种实施例中，ADC能够通过压控振荡器设计实施。此类形式的ADC能够提供用于较低功率消耗下的具体应用的合适的量化，与例如δ-σ调制器等的其它ADC设计相比的减小的面积和较小的处理消耗。更确切地说，如本文所述的ADC实施例能够在多种情况中使用，其中，在ADC中接收之前，由于较强阻挡(blocker)的存在导致传入信号基本上不含例如邻信道干扰等的干扰(因此干扰可以通过调谐器或其它前端处理电路移除)。

然而，基于VCO的ADC可以经受失真，包括二级失真和三级失真。本文中描述的ADC实施例提供机制和技术以至少基本上减小由非线性产生的此类二级失真和三级失真。

实施例可以用于多种不同情况中。举例来说，实施例可以用于数字TV解调器，例如，用于DVB-T/T2和DVB-C/C2以及DVB-S/S2中。此类系统可规定在30MHz带宽中的50dB的信噪比(SNR)(对于DVB-S/S2)和/或在8MHz带宽中的60dB的信噪比(SNR)(对于DVB-T/T2和DVB-C/C2)。鉴于在解调器内不存在较强的阻挡，所以可以不需要高动态范围ADC。因此，如本文所述的基于VCO的ADC可以用于此类设计中而不是δ-σADC。正是这样，因为与基于VCO的ADC相比，δ-σ设计可能不合需要地消耗较大量的芯片有效面积和电力消耗。

虽然基于VCO的ADC从尺寸、电力和分辨率的观点来看可以是合适的，但是能存在不希望的量的非线性失真。如本文中将描述的，实施例可提供用于此类基于非线性的失真的适当的补偿、消除和/或校正。

现在参考图1，示出了根据实施例的ADC的高层次视图的框图。如图1中所见，ADC 100包括初级电路110和消除电路150。一般而言，初级电路110被配置成执行传入的模拟信号到数字形式的转换并且将这些数字化信号(其可具有一些量的失真，包括三级失真)提供到消除电路150。在各种实施例中，消除电路150被配置成执行失真移除，包括消除存在于数字化信号中的所有的或基本上所有的三级失真以因此提供无失真(或至少基本上无失真)的数字化输出(y)。

更确切地参考图1，ADC 100是基于VCO的ADC，其包括差分信号路径以接收传入差分输入模拟信号(ADCin_p和ADCin_n)。此传入模拟信号可以从不同架构中的多种不同来源中接收。在本文中的示例实施方式中，基于VCO的ADC可以存在于数字TV解调器中，该解调器被配置成在从给定来源(例如，缆线、卫星等等)接收和前端处理之后接收传入模拟信号，在一些情况下前端处理可以在单独的调谐器中执行。

如所见，初级电路110包括差分VCO ADC核心单元115p和115n以便抑制偶数阶失真项。下文将描述示例核心115的细节。可以说，在实施例中，核心115可以实施为基于环形振荡器的ADC核心单元。如所见，来自核心单元115的所得的数字化输出可以提供到组合器电路120，该组合器电路组合数字化输出并且将它们提供到抽取滤波器130以减小数字化信号的采样速率。在实施例中，抽取滤波器130可以被配置成用于4倍压缩采样(decimate-by-4)操作以在近似200百万采样(Megasample)每秒(MS/s)的采样速率下提供数字化输出流。应注意在不同实施例中，取决于所需的动态范围，通过给定ADC设计能够实现多种位宽度输出。在示例中，ADC 100可以被配置成产生11位输出，虽然实施例就此而言不受限制。

如所论述的，一些量的三级失真可存在于初级电路110的输出中。应注意，失真主要从振荡器的调谐曲线的非线性中产生。此失真可基于具体装置特性改变，并且还能够基于ADC在其下操作的过程、电压和/或温度中的一个或更多个改变。在一些情况下，相对较少数目的存储系数值能够用于提供失真消除，因为失真主要是独立于频率的。在其它情况下，可以使用动态确定的系数值。

如所说明的，消除电路150配置在前馈布置中，其中初级电路110的输出(x)作为输入提供到消除电路150并且另外到耦合到消除电路150的输出的组合器180(注意在一些情况下，组合器180可以是消除电路本身的一部分)。在所示的实施例中，提供静态消除电路以接收包含失真的数字化信号x，该信号提供到函数产生器160。在实施例中，函数产生器160可以被配置成立方操作器以产生数字化输出x的立方值并且将其提供到增益电路170。在各种实施例中，增益电路170可以被配置成固定和/或可控制放大器(和/或乘法器)以接收函数产生器160输出的立方值并且将系数值α应用到此值以产生消除信号αx³。

当提供到组合器180时，实现失真消除输出y。应理解，尽管在图1的实施例中以较高阶示出，但许多变化和替代方案是可能的。

现在参考图2，示出了根据实施例的示例基于环形振荡器的ADC的框图。如图2中所示，ADC 200被配置成接收传入电压信号Vin并且从其中产生数字化输出Dout。如另外所见，ADC 200还被配置成接收用于控制ADC内的计时的时钟信号(ADCclk)。在所示的实施例中，ADC 200包括电压到相位电路210、相位到经量化相位电路220以及相位到频率电路230。

更确切地说，电路210接收提供到VCO 212的传入电压Vin，在此实施例中，VCO 212可以是环形振荡器，例如，32级环形振荡器。继而，所得的VCO 212的输出被提供到相位测量电路214，该相位测量电路继而提供相位信号到电路220的采样器电路222，该采样器电路受接收到的时钟信号(ADCclk)的控制。继而，所得的采样输出被提供到相位量化电路224，且继而提供到电路230的微分器电路232以因此产生数字化输出(Dout)，该数字化输出可以是多位信号，例如，在实施例中是6位信号。对于32级振荡器，VCO ADC输出能够是6位。当与互补路径组合时它变为7位。在抽取之后，取决于抽取因子，输出能够是11位(例如，用于D＝4的11位)。

虽然此基于环形振荡器的ADC可以在许多情况下是合适的，但是能存在会限制分辨率的非线性问题。因此，实施例提供补偿或消除电路，如上文关于图1所论述以提供用于此类非线性的消除。

现在参考图3，示出了根据实施例的ADC的另外细节的框图。如图3中所示，ADC 300被配置为具有N级伪差分环形振荡器310(例如，4级环形振荡器)的基于环形振荡器的ADC，该环形振荡器耦合到采样器电路320。继而，可以通过一组感测放大器实施的采样器电路320提供采样的相位输出到相位检测器330。继而，相位检测的输出可以被提供到相位编码器340，在实施例中，该相位编码器可以类似于温度计到二进制(thermometer-to-binary)转换器，该相位编码器继而提供输出到微分器350以产生数字化输出Dout。

现在参考图4，示出了根据实施例的代表性四级环形振荡器的示意图。如图4中所示，环形振荡器400包括多个级410₁-410₄。如所见，每个级包括并联耦合的反相器412a和412b，其中输出经由相反地耦合的电阻器R1和R3反馈。应注意反相器412由电压信号(即，VCO_CTRL)驱动。因此，在实施例中，环形振荡器400可以在电压受控制模式中受到控制，与反相器在电流缺乏模式中驱动的布置相比，这可以提供较低二级失真。每个反相器级410的输出提供为到采样器电路(例如，采样器电路320)的相位信号。

现在参考图5，示出了根据实施例的ADC的采样器和转换电路的另外的细节的框图。如图5中所示，电路500包括多个感测放大器510₁-510₄。如所见，每个感测放大器被配置成接收两个相位输入信号并且产生输出值。在实施例中，感测放大器510可以被配置成基于金属氧化物半导体场效应晶体管(MOSFET)的差分放大器、可重设锁存级和逻辑级(一个或更多个与非(NAND)门(以形成SR锁存和缓冲器))的组合以产生一个或更多个输出(o_p和可能地o_n)。如所见，感测放大器510的输出耦合到对应的异或(XOR)电路520₁-520₄，这些电路继而耦合到反相器530₁-530₄。如另外所说明的，XOR520的输出耦合到多个传输门540_a1-540_a3-540_d1-540_d3以因此产生三位二进制相位值(Ph_bin[2：0])。这些传入二进制相位值可随后转换成微分器电路中的给定数字值。

现在参考图6，示出了根据实施例的从ADC的采样的相位信息中获得的一组采样的相位值的图解说明。如所见，可以三位格式编码的所得的二进制相位值能够继而被数字化以产生3位数字输出。

如上文所论述，在具体电路实施方式中，可能存在能够根据本文中的不同实施例校正的非线性。现在参考图7，示出了根据实施例的三级失真消除函数的图解说明。如图7中所说明，Y轴表示三级谐波失真的量度(如以dBc测量的)，而X轴表示三级消除系数值。应理解虽然出于说明的目的在图7中以失真和系数值的代表范围示出，但是此类值能够取决于不同条件和/或参数大幅变化。因此，图7中所示的实际值仅仅是举例的，并且在许多实际电路中，这些值能够广泛地不同。

如图7中所示，消除系数值能够确定为处于基于代表性电路的分析的范围内，代表性电路的分析可以在多种不同性能特性下考虑，在一些情况下包括过程、电压和温度。

如所说明的，对于三个代表性电路拐点(例如，典型的、缓慢的和快速的过程拐点电路)，并且进一步在多个温度(例如，标称、低和高)下考虑，能够通过在近似0.15与0.3之间的范围内的系数值实现合适的水平的三级失真消除。

基于图7中所示的示例系数，能够针对特定芯片确定一组固定系数值，且随后融合到所产生的乘积中。举例来说，此类值能够存储在部件的非易失性存储器中，和/或可以作为固件译码的值写入到部件中。应理解多个系数值可以提供于特定部件中以使得能够基于操作条件使用不同的系数值。举例来说，基于从部件内的一个或更多个热传感器接收的热信息，微控制器可以选择与乘积操作的温度范围相关联的适当系数值以提供最适当的系数值。为此目的，例如微控制器的控制器可以被配置成执行存储在一个或更多个非暂时性存储媒体中的指令以执行如本文所述的控制操作，这些非暂时性存储媒体例如，一个或更多个快闪存储器、只读存储器或其它非易失性存储。

在其它情况下，替代于静态系数值，ADC可以被配置成提供动态系数值以用于非线性消除。现在参考图8，示出了根据另一实施例的接收器的一部分的框图。如图8中所示，接收器800经耦合以接收传入模拟信号，该传入模拟信号通过求和器810提供到基于VCO的ADC 820，该基于VCO的ADC可以被配置成环形振荡器，如上文所述。可具有非线性和/或其它失真的所得的数字化输出提供到抽取滤波器840。继而，所得的抽取数字化信号被提供到校准电路850(该校准电路执行系数值的校准和本文中描述的失真消除(且因此同等地被称作消除电路850))。

应注意在各种实施例中，求和器810可更确切地作为开关受到控制以在正常操作期间将传入模拟信号提供到处理路径。替代地，在校准模式期间当系数值被动态地确定以用于消除电路850中时，能够绕过此传入模拟信号，并且可以是具有频率F1和F2的(单或)双音调校准信号的传入校准信号能够从消除电路850的校准信号来源855提供。

消除电路850包括前馈路径860(其可以是校正电路)和反馈路径880(其可以是校准回路电路)。更确切地说，前馈路径860可以包括函数产生器865，该函数产生器在实施例中能够被配置成立方函数产生器以提供抽取滤波器840的输出的立方值。继而，此立方值被提供到乘法器868，其中乘积是基于此立方值和反馈回路880的输出产生的。一般而言，反馈回路880被配置成在校准模式期间基于校准信号的处理产生动态系数值。在实施例中，校准能够在启动时执行。或者如果在所希望的信号带外部适当地选择两个音调频率f1和f2(即，它们的三级相互调制项，2f1-f2和2f2-f1也在所希望的带宽的外部且并不干扰所希望的信号的失真项)，那么在正常操作期间校准能够在后台中连续地运行。

如所说明，反馈回路880被配置成接收失真消除数字化输出，并且在校准模式中接收给定校准频率下的混频器882a和882b处的传入I和Q校准信号。应注意混频信号从产生f1和f2的相同的来源中产生，其通常是ADC时钟信号ADCclk的整数分开的值。在仅存在具有频率f1的一个校准音调的情况下，混频器信号具有频率3f1(即，f1的第三谐波)。在存在两个音调f1和f2的情况下，I和Q具有2f1-f2或2f2-f1的频率(即，三级相互调制项频率)。向下混频(downmixed)信号被提供到滤波器884a、884b，这些滤波器在实施例中可以是低通滤波器。继而，滤波后的信号被提供到函数产生器886a、886b，这些函数产生器可产生平方值，这些平方值继而被提供到组合器887。组合器887可以被配置成产生与较低相互调制音调的功率A²成比例的误差信号值。继而，此功率值A²可对应于动态系数值，该动态系数值可提供用于基于装置的当前操作参数的三级失真调整。此动态确定的系数值能够被更新直至A²的值最小化，随后结果被冻结且存储在存储装置888中。

随后在正常操作期间(至少直至运行下一个校准)，此系数值能够提供到乘法器868。应注意在一些情况下，存在于校准电路850中的一些电路可以使用在接收器信号路径的数字部分内已经存在的电路实施，使得能够避免对为此校准回路提供的另外的硬件的需要。

使用如本文所述的实施例能够改进ADC的线性。作为一个示例，假设非实施例的情况下的ADC设计具有用于全标度输入的无杂散动态范围(SFDR)的76dB和40dB的SNR。通过使用如本文所述的互补路径，偶数阶失真项可以被抑制，仅留下由于错配导致的任何剩余的残差。另外，通过使用压控振荡器替代电流缺乏振荡器，二级失真项可进一步减小，避免了对任何进一步的二级消除的需要。最后，如本文所述的消除电路可进一步抑制三级失真。以此方式，可以通过足够的SNR(例如，70dB SNR)(通过以6dB减小幅度)和高SFDR(例如，67dB SFDR)实现较低HD2和HD3。作为一个示例，HD2可以减小到近似-84dB并且HD3可以减小到近似73-dB，虽然其它示例也是可能的。

现在参考图9，示出了根据实施例说明接收器、调谐器、解调器或包括ADC的其它装置的输入电路的示意图。使用本文中描述的实施例，可以简化前端到ADC的复杂性，因为ADC的高时钟速率和其固有抗混叠特性能够降低前端复杂性。如图9中所示，装置900可以是在单个半导体裸片上实施的解调器，例如，基于CMOS的解调器。从例如外部调谐器接收到的传入信号可以通过交流耦合电容器C1和C2且经由输入信号引脚905₁和905₂提供到输入偏压电路910。在所示的实施例中，输入偏压电路910可以实施为耦合在电源电压节点与参考电压节点之间的电阻器R1-R4的串联堆叠。

接下来，传入模拟信号可以通过抗混叠滤波器920提供。在实施例中，抗混叠滤波器920可提供适当量的抗混叠抑制，例如，近似20dB。在示出的实施例中，滤波器920可以使用串联耦合的电阻器R5、R6-R7、R8和并联电容器C3和C4配置。继而，抗混叠滤波器920的滤波后的输出耦合到衰减器930，该衰减器在实施例中可以实施为并联耦合可变电阻R9。应注意衰减器930可提供适当量的衰减，因为传入信号可以在与适用于对应的ADC中的处理相比的较高电压电平处。在实施例中，衰减器930可以可编程地受控，例如，通过芯片上微控制器(位了便于说明未在图9中示出)。继而，衰减过的模拟信号可以通过输入缓冲器电路940提供，该输入缓冲器电路在示出的实施例中可以实施为单位增益输入缓冲器945₁、945₂，以提供适当缓冲的信号到差分ADC 950₁、950₂，该差分ADC可以实施为基于VCO的ADC，如本文所述。

因此，可以提供失真减小/消除数字化信号以用于解调器内的进一步操作。举例来说，这些数字化信号能够提供到数字信号处理器以执行适当数字处理以输出解调信号。继而，解调过的信号可以提供到给定信号处理器，例如，音频和/或视频处理器，以执行模拟/视频信号的解码和输出。应理解，尽管在图9的实施例中以此较高阶示出，但许多变化和替代方案是可能的。

虽然本文中描述的示例是参考用于数字解调器电路中的ADC的，但是应理解实施例不受此限制且具有如本文所述的校正电路的基于VCO的ADC可以在具有高信号带宽和低功耗以及尺寸的其它接收器信号路径中实施。作为示例，实施例可同等地应用于其它接收器，例如，无线接收器(例如，短程无线通信系统，例如，所谓的Wi-Fi接收器)。

现在参考图10，示出了根据实施例的方法的流程图。作为示例，方法1000可以通过控制器(例如，存在于解调器或包括如本文所述的ADC的其它电路中的微控制器单元)执行。一般而言，方法1000可用于确定适当的系数值以应用于如本文所述的消除电路。

如所见，方法1000通过确定装置的至少一个操作参数开始，该装置例如，单芯片基于CMOS的解调器(块1010)。作为示例，此操作参数可以是温度，因为微控制器可以被配置成从存在于解调器内的一个或更多个热传感器接收热信息。作为另一示例，至少一个操作参数还可以包括过程，因为不同系数值可以提供用于不同过程拐点(例如，典型的、缓慢的和快速的)。在一些情况下，此类过程信息可以基于环形振荡器或装置的其它VCO操作的频率确定。

接下来在框1020处，可以至少部分地基于一个或更多个操作参数访问非易失性存储的项。应注意此项可以例如使用包含热信息的范围访问。因此，可以访问存储给定系数值的适当项。

接下来，在框1030处，此系数值可以被提供至ADC的消除电路，以用于如本文中描述的。最后，在框1040处，可以对传入模拟信号进行数字化。另外，在使用系数值的此消除电路中，存在于ADC的中间数字输出中的三级失真可以减小和/或消除。理解确定系数值的其它方式，包括基于消除电路的操作的系数值的动态确定可发生在其它实施例中，例如，上文参考图8所述。

现在参考图11，示出了根据一个实施例的调谐器的框图。在各种实施方式中，调谐器1100可以是单芯片集成电路，例如，充当调谐器用于接收给定射频(RF)的信号的单个裸片CMOS电路。在各种实施例中，调谐器1100可以是能够用于接收传入RF信号的电视调谐器，例如，用于卫星、缆线或地面系统。然而，在其它实施例中，接收器能够与其它无线接收器结合使用，例如，用于短程或长程无线系统内的无线通信，该系统例如局域网或广域网。一般而言，调谐器1100包括模拟电路和数字电路两者。

如所见，传入信号(其可以是在空中或以另一方式接收的RF信号)可以通过天线1120接收，该天线继而耦合到低噪声放大器(LNA)1130。LNA 1130继而耦合到滤波器1135。在各种实施例中，取决于给定实施方式，滤波器1135可以是追踪滤波器、带通滤波器或其它此类滤波器。

滤波后的且放大的RF信号随后被提供到混频器1140，该混频器可以是复合混频器以将信号降频转换到较低频率。取决于所希望的实施方式，混频器1140可以将信号降频转换到中频(IF)、零IF(ZIF)或基带。为了实行到这些不同频率范围的频率转换，可以将多个本地振荡器信号中的选定一者提供到复合混频器。

给定复合混频器，混频器的输出可以是复合信号，即，提供在I和Q信号路径上的I和Q信号。如所见，基带复合信号被提供到对应的可编程增益放大器/低通滤波器(PGA/LPF)1145_a-1145_b。如图11中进一步所见，块1145的输出可以提供到对应的数字转换器，即，模数转换器(ADC)1150a和1150b，它们可以实施为如本文所述的基于VCO的ADC，其提供数字样本到数字信号处理器(DSP)1160。在DSP 1160中，包括信道滤波和其它处理的多种滤波能够在传入数字信号上执行。通过数字地执行此类处理，能够实现面积和功率消耗方面的改进。在数字处理发生之后，处理过的数字信号被提供到对应的数模转换器(DAC)1170a和1170b。在那里，信号被转换回模拟信号，这些模拟信号被提供到对应的输出缓冲器1180a和1180b，这些输出缓冲器可将芯片外信号驱动到下游电路，例如，在单独集成电路中实施的解调器(并且其还可以包括如本文所述的基于VCO的ADC)。

实施例可以在许多不同系统类型中实施，例如，机顶盒、高清或标准数字电视等。一些应用可以在已混频信号电路中实施，该已混频信号电路包括模拟电路和数字电路这两者。现在参考图12，示出了根据一个实施例的系统的框图。如图12中所示，系统1200可以包括电视，该电视经耦合以从例如空中天线的天线源1201接收RF信号。然而，在其它实施例中，原始源可以是配线、卫星或随后通过数字地面网路重新分配的其它来源。传入RF信号可以提供到调谐器1205，该调谐器可以在一个实施例中是包括一个或更多个的调谐器单个芯片调谐器。

传入RF信号因此被提供到调谐器1205以用于调谐到一个或更多个所希望的信号信道。调谐器信道可以包括多种电路。举例来说，在一个实施例中，每个信道可以包括具有耦合到带通滤波器的输出的放大器。继而，此带通滤波器的滤波后的输出耦合到混频器。继而，混频器将传入RF信号降频转换到IF输出，其可以经由信号处理路径进一步处理(例如，放大和滤波)。

仍参考图12，调谐器1205的输出可以提供到包括解调器电路1215的额外处理电路，其可以包括基于VCO的ADC(如本文所述)。解调器电路1215可解调数字化信号。解调器1215的输出可对应于传输流，例如，MPEG-TS，其提供到主机处理器1220以用于进一步处理成音频视觉信号，该音频视觉信号可以提供到显示器1230，例如，计算机监视器、平板电视或其它此类显示器。

虽然已关于有限数目的实施例描述了本发明，但所属领域的技术人员将了解来自本发明的大量修改及变化。希望所附权利要求书覆盖属于本发明的真正精神和范围内的所有这些修改和变化。